• 한국전자파학회논문지
• /
• 제27권7호
• /
• pp.620-624
• /
• 2016

본 논문은 AM 변조 신호를 전송하기 위한 전류모드논리 주파수 분할기를 설계하고, 모의실험 결과를 통해 입출력 파형과 bias 포인트의 변화에 따른 출력 전압을 분석하였다. 또한, 입력 주파수 1,400 MHz에서 최적화되어 동작하는 주파수 분할기를 설계하였으며, 이를 통해 700 MHz 변조 신호의 전송 가능성을 확인하였다. 설계된 주파수 분할기는 100 MHz부터 3,000 MHz까지 동작하며, 2,900 MHz의 대역폭을 가지고 입력 주파수 1,400 MHz에서 -33 dBm의 입력 전력으로 변환 이득 14 dB를 갖도록 설계되었다. DC 전압 $V_{DD}=3V$에서 입력 전압 $V_{Peak}=0.2V$일 때 $I_{total}=30mA$가 흐르며, 변조 지수 m=0.5인 진폭 변조 신호의 반송파 주파수가 1,400 MHz에서 700 MHz로 분주되는 것을 확인하였다.

• 한국통신학회논문지
• /
• 제18권12호
• /
• pp.1983-1993
• /
• 1993

본 논문에서는 full-flash A/D 변환기에서 전력소모를 줄이는 방법과 그의 회로를 제안하였다. Full-flash A/D 변환기에서 해상도가 증가하면 전압비교기의 수는 지수함수적으로 증가하며 모든 전압비교기가 항상 동작하여 전력 소모가 많으므로 제안하는 구조에서는 입력 신호의 크기에 까라 그 영역에 해당하는 위치에 있는 전압비교기를 선택적으로 켜줌으로써 전력 소모를 줄인다. 입력 신호의 크기를 판별하기 위하여 입력 신호의 범위를 찾는 회로를 설계하였다. 클리치 잡음을 줄일 수 있는 클럭 발생회로를 설계하여 사용함으로써 전압 비교기의 전류원에서 발생하는 잡음을 일반적인 클럭을 사용했을 때와 비교하여 1/4로 줄였다. 설계한 A/D 변환기는 out-off 주파수가 5GHz 인 1.2 m의 BiCMOS 공정으로 제작하였다. 이는 350Msamples /s의 변환 속도를 가지며 소모 전력은 900mW이다.

• IT SoC Magazine
• /
• 통권4호
• /
• pp.16-19
• /
• 2004

• 전자공학회논문지S
• /
• 제36S권3호
• /
• pp.116-123
• /
• 1999

SMPS는 수위칭 소자를 이용하여 효과적으로 전력을 변환시킨다. 여기에서 가장 중요한 파라미터가 스위칭 주파수이다. 스위칭 주파수를 증가시킴에 따라 전원장치의 소형경량화가 가능하다. 그러나 기존 PWM 컨버터에서는 치명적인 단점으로 스위칭 주파수를 증가시킴에 따라 스위칭 손실 및 EMI 문제를 야기한다. 특히 SMPS의 동작은 상당히 큰 di/dt와 dv/dt에 기인한 EMI 전도성 잡음을 발생시킨다. EMI를 감소시키는 방법들로는 고전적이고 고가인 입력필터 혹은 주 전력단에 능동필터를 첨가하는 방법 등이 있어 왔다. 본 논문에서는 DC/DC 포워드 컨버터에 대해 EMI 잡음 발생원 및 잡음 경로를 분석하였다. SMPS에서 방출되는 전도성 잡음은 스위칭 주파수와 그 고주파 주파수에 집중되어 있다. 따라서 본 연구에서는 일정 출력전압에는 큰 영향 없이 스위칭 주파수를 약간씩 변조하게 되는 RPWM 제어를 통하여 전도성 잡음의 주파수 대역을 측면대역으로 분사시키어 전체 첨두치를 저감시키고, 고조파 스펙트럼을 개선할 수 있다.

• 전자공학회논문지D
• /
• 제36D권9호
• /
• pp.37-45
• /
• 1999

박막형 다중접합 열전변환기의 시간에 따른 출력 전압 변화를 감소시키기 위해 벌크의 저항온도계수가 매우 적은 EVANOHM-S 합금을 박막 히터재료로 사용하였고, 또한 Seebeck 계수차이가 비교적 작은 크로멜-알루멜 열전쌍을 박막 열전퇴(thermopile)의 열전요소로 하였다. EVANOHM-S 박막 히터의 저항온도계수는 약 $1.4 {\times} 10^4/^{\circ}C$ 였고, 크로멜-알루멜 박막 열전쌍의 Seebeck 계수차이는 약 $38 {\mu}V/K$였다. 열전변환기의 출력 전압 변화는 공기중에서 처음 120초 동안 약 0.06%였고, 약 5분간이상 히터의 예열후 출력전압 변화는 현저히 감소하였다. 10 Hz ~ 10 kHz의 주파수 범위에서 열전변환기의 교류-직류 전압 및 전류 변환 오차범위는 각각 ${\pm}$1.6 ppm 및 ${\pm}$0.7 ppm이었고, 10Hz 이하 또는 10 kHz 이상의 주파수에서는 교류-직류 변환오차가 크게 증가하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2004년도 전력전자학술대회 논문집(1)
• /
• pp.420-424
• /
• 2004

본 연구에서는 전력전자 변환장치에 적합한 고정주파수 캐리어 합성을 통한 간단한 유사 랜덤 발생기법을 제안하였다. 제안된 방법은 고정 주파수를 갖는 캐리어 C와 역상의 캐리어 $\bar{C}$ 를 랜덤하게 선택하여 유사 랜덤 캐리어를 발생한다. 랜덤 비트 발생기(PRBS)의 출력 상태에 따라 C와 $\bar{C}$가 랜덤하게 선택된다. 제안된 방법의 타당성을 검증하기 위하여 48v 단상 cascaded 5-레벨 인버터를 제작하였다. 실험 결과 고정 주파수의 캐리어 합성만으로 랜덤 주파수 캐리어를 간단하게 구현하였으며 전압 및 전류의 주파수의 광대역화를 실현할 수 있었다.

• 한국정보통신학회논문지
• /
• 제6권2호
• /
• pp.151-158
• /
• 2002

본 논문에서는 저 위상잡음과 고안정 특성을 나타내는 디지털 MMDS용 위상고정 발진기를 설계하였으며 전압제어 발진기용 능동소자의 비선형 등가모델에 의하여 저 위상잡음 파라미터와 안정된 전압제어 발진기의 필요충분 조건을 분석하였다. 설계된 전압제어 발진기에 위상고정루프를 적용하여 위상고정 마이크로파 발진기를 구현하였으며 고안정 전압제어 발진기에 대하여 시뮬레이션한 결과 －90dBc/Hz @ 10KHz의 위상잡음을 보였으며 위상고정 마이크로파 발진기에 대한 실험 결과 －85dBc/Hz @ 10KHz의 위상잡음을 얻었다. 고안정도와 저 위상잡음특성을 나타내는 위상고정 마이크로파 발진기의 설계모델을 디지털 MMDS 단말기용 고안정 주파수 합성기로 응용할 수 있음을 보였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2005년도 춘계학술발표대회
• /
• pp.1765-1768
• /
• 2005

Binary-search 알고리즘을 이용한 새로운 6-bit 300MS/s ADC 를 제안 하였다. 본 연구에서 제안된 ADC 는 저전력, 고속동작, 저해상도의 응용분야에 적합하도록 설계 되었다. 11 개의 rail-to-rail 비교기와 기준전압 발생기, 그리고 기준전압 제어회로로 구성 되었으며, 이는 기존의 구조와는 다른 전혀 새로운 형태로 제안된 것이다. 전력소모를 줄이기 위해 비교기 공유기술을 사용하였다. 또한 ADC 의 sub-block 인 rail-to-rail 비교기는 인버터 logic threshold 전압 값을 이용한 새로운 형태의 비교기를 제안하였다. 비교기는 인버터와 n-type preamp, p-type preamp 그리고 각각에 연결되는 latch 로 구성되었다. 기존의 rail-to-rail comparator 에 비해 입력 범위 전체 영역에서 일정한 gm 값을 얻을 수 있다. 실험결과 2.5V 공급전압에서, 17mW 의 전력 소모를 보이며, 최대 304MS/s 의 데이터 변환율을 가진다. INL 과 DNL 은 입력신호가 2.38Mhz 의 주파수를 가지는 삼각파일 때, 각각 ${\pm}0.54LSB$, ${\pm}1LSB$ 보다 작다. TSMC 0.25u 공정을 이용하였다.

• 대한전자공학회논문지SD
• /
• 제47권5호
• /
• pp.16-23
• /
• 2010

본 논문에서는 무선통신시스템의 수신단에 적용될 수 있는 6비트 250MS/s 플래쉬 A/D 변환기를 설계하였다. 제안하는 플래쉬 A/D 변환기는 기준 저항열에 입력전압범위 감지회로를 사용하여 비교기에서 소모하는 동적소비전력을 최소화 되게 설계하였다. 기존 플래시 A/D 변환기보다 아날로그단 소비전력은 4.3% 증가한 반면에, 디지털단 소비전력은 1/7로 감소하여 전체 소비전력은 1/2 정도로 감소하였다. 설계된 A/D 변환기는$0.18{\mu}m$ CMOS 1-poly 6-metal 공정으로 제작되었으며 측정 결과 입력 범위 0.8Vpp, 1.8V의 전원 전압에서 106mW의 전력소모를 나타내었다. 250MS/s의 변환속도와 30.27MHz의 입력주파수에서 4.1비트의 유효비트수를 나타내었다.

• 대한전자공학회논문지SD
• /
• 제42권2호
• /
• pp.1-8
• /
• 2005

System-on-glass를 위해 poly-Si TFT로 면적이 작으면서도 리플전압을 최소화한 DC-DC 전압 변환회로를 개발하였다. 전압 변환회로는 전하 펌핑 회로, 문턱전압 변화를 보상한 비교기, 오실레이터, 버퍼, 다중 위상 클럭을 만들기 위한 지연 회로로 구성된다. 제안한 다중 위상 클럭킹을 적용함으로써 클럭 주파수 또는 필터링 캐패시터의 증가 없이도 낮은 출력 리플전압을 얻음으로써 DC-DC 변환기의 면적을 최소화 하였다. 제안한 DC-DC 변환회로를 제작하여 측정한 결과 $R_{out}=100k\Omega,\;C_{out}=100pF$, 그리고 $f_{clk}=1MHz$에서 Dickson 구조와 기존의 cross-coupled 구조에서의 리플전압은 각각 590mv와 215mv인 반면 4-위상 클럭킹을 적용한 구조에서는 123mV이다. 그리고 50mV의 리플전압을 가지기 위해 필요한 필터링 캐패시터의 크기는 $I_{out}=100uA$와 $f_{clk}=1MHz$에서 Dickson 구조와 기존의 cross-coupled 구조에서는 각각 1029pF와 575pF인 반면 4-위상과 6-위상 클럭킹을 적용한 구조에서는 단지 290pF와 157pF만이 각각 요구된다. 구조별 효율로는 Dickson 구조의 전하 펌프에서는 $59\%$, 기존의 cross-coupled 구조와 본 논문에서 제안한 4-위상을 적용한 cross-coupled 구조의 전하 펌프에서는 $65.7\%$와 $65.3\%$의 효율을 각각 가진다.