• 대한전자공학회논문지SD
• /
• 제45권7호
• /
• pp.17-22
• /
• 2008

본 논문에서는 광량 변화에 따른 저전력 작은 면적을 가지는 포토플래시 용 펄스폭 변조기를 제안한다. 광량 제어 회로는 정전용량, 포토다이오드, 그리고 비교기로 꾸밀 수 있다. 제안된 펄스폭 변조기는 대기 전력 소모를 줄이기 위해서 비교기를 제외한 모든 부분을 디지털회로로 설계하였다. 그리고 IGBT 드라이버는 지연 소자를 사용하여 단락 방지 회로를 추가하였다. 제안된 펄스폭 변조기는 $0.5V{\sim}2.5V$의 변조 신호 전압의 범위와 300Hz 동작 속도에서 $0.14ms{\sim}1.65ms$의 펄스폭 변조 범위를 가진다. 제안된 펄스폭 변조기는 $0.35{\mu}m$ CMOS 공정으로 제작되었으며, $0.85mm{\times}0.56mm$의 면적을 가진다. 제안된 회로는 300Hz 그리고 3.0V에서 3.0mW의 전력을 소모한다.

• 전자공학회논문지
• /
• 제52권8호
• /
• pp.59-63
• /
• 2015

본 연구에서는 MONOS 플래시 메모리의 blocking oxide/trapping nitride, trapping nitride/tunneling oxide 계면 트랩을 구하기 위해 C-V 방법을 도입하였고, stoichiometric 조건을 만족하는 nitride와 silicon rich nitride를 trapping layer로 갖는 MONOS capacitor를 제작하여 각각의 interface trap 특성을 비교분석하였다. 보고에 따르면 silicon rich nitride는 stoichiometric nitride에 비해 다수의 shallow trap이 존재한다고 보고되고 있는데, 본 연구를 통해 이의 정량화가 가능함을 보였다.

• 전자공학회논문지
• /
• 제53권1호
• /
• pp.43-50
• /
• 2016

낸드플래시 기반 저장장치는 성능 향상을 위해 다중 채널, 다중 웨이 구조를 통해 다수의 낸드 디바이스를 병렬 동작시키고 있다. 하지만 동시 동작하는 낸드 디바이스의 수가 늘어나면서 전력 소모 문제가 가시화되었으며, 특히 디바이스 간 복수의 피크 전류가 서로 중첩되면서 높은 전력소모로 인해 데이터 신뢰성과 시스템 안정성에 큰 영향을 미치고 있다. 본 논문에서는 낸드 디바이스에서 지우기, 쓰기, 읽기 동작에 대한 전류 파형을 측정, 이를 프로파일링하여 피크 전류에 대한 정의와 모델링을 진행하였고, 나아가 다수의 낸드에서 피크 전류 중첩 확률을 계산한다. 또한 시스템 수준의 TLM 시뮬레이터를 개발하여 다양한 시뮬레이션 시나리오를 주입하여 피크 전류 중첩 현상을 분석 한다. 본 실험 결과에서는 낸드간 피크 중첩 현상을 차단할 수 있는 간단한 전력 관리 기법을 적용하여 피크 전류 중첩과 시스템 성능 간의 관계를 살펴보고 이를 통해 성능 저하 최소화를 위한 피크 중첩 비율을 제시하였다.

• 전자공학회논문지
• /
• 제53권1호
• /
• pp.36-42
• /
• 2016

다중 셀 기반의 저장장치 특히, TLC 낸드 플래시는 낮은 가격을 무기로 SSD에 채용되고 있다. 그러나 TLC는 기존의 MLC대비 느린 성능과 내구성으로 인해 일부 블록(Block)을 SLC 영역으로 할당하여, 버퍼로 사용함으로써 성능을 개선하는 구조를 발전시켜 왔다. 본 논문에서는 SLC 버퍼 성능을 보다 향상시키기 위하여 SLC 블록에 대해 페이지 덮어쓰기 기능을 도입하였다. 이를 통해, 제한된 회수 이내에서 지움 동작 없이 데이터 갱신을 가능하도록 했다. 특히, 기존의 SLC 버퍼 영역이 채워지는 경우 유효 페이지를 TLC 블록으로 이동 복사하고, 해당 블록을 지워야 하는데, 제안된 방법을 통해 유효 페이지 복사 및 지움 동작을 50% 이상 줄일 수 있었다. 시뮬레이션 평가 결과 기존의 SLC 버퍼 대비 버퍼 덮어 쓰기를 통해 2배의 쓰기 성능 개선을 달성 하였다.

• 전자공학회논문지SC
• /
• 제44권4호통권316호
• /
• pp.27-34
• /
• 2007

본 논문에서는 마이크로소프트사의 Windows CE 운영체제를 기반으로 한 소형의 모바일 시스템의 카메라 영상 획득을 위한 디바이스 드라이버에 관하여 살펴본다. 또한 NAND 플래시 메모리에 획득된 이미지를 저장하기 위하여 FAT 파일 시스템을 사용하였으며 NAND 메모리 특성을 반영한 FAT 파일 시스템에 대하여 다루어 본다. 영상획득을 위하여서 픽셀플러스사의 CMOS 카메라 모듈과 아지시스템에서 개발한 MBA2440 PDA 개발보드를 이용하여 하드웨어를 구현하였다. 이 카메라 모쥴은 VGA $640{\times}480$ 픽셀의 해상도를 지니고 있으며, 영상획득 속도 및 영상의 화질을 테스트하기 위한 디바이스 드라이버의 성능을 테스트 할 수 있는 응용 프로그램도 함께 제작하였다. 실험을 통하여 영상 획득을 위한 디바이스 드라이버와 FAT 파일 시스템을 이용하여 NAND 플래시 메모리에 획득한 영상을 저장하는 응용프로그램이 상호 잘 작동을 함을 확인하였다.

• 한국전기전자재료학회논문지
• /
• 제13권11호
• /
• pp.914-920
• /
• 2000

When the charge-trap type SONOS(polysilicon-oxide-nitride-oxide-semiconductor) cells are used to flash memory, the tunneling program/erase condition to minimize the generation of interface traps was investigated. SONOSFET NVSM(Nonvolatile Semiconductor Memory) cells were fabricated using 0.35 ㎛ standard memory cell embedded logic process including the ONO cell process, based on retrograde twin-well, single-poly, single metal CMOS(Complementary Metal Oxide Semiconductor) process. The thickness of ONO triple-dielectric for the memory cell is tunnel oxide of 24 $\AA$, nitride of 74 $\AA$, blocking oxide of 25 $\AA$, respectively. The program mode(V$\_$g/=7, 8, 9 V, V$\_$s/=V$\_$d/=-3 V, V$\_$b/=floating) and the erase mode(V$\_$g/=-4, -5, -6 V, V$\_$s/=V$\_$d/=floating, V$\_$b/=3 V) by MFN(Modified Fowler-Nordheim) tunneling were used. The proposed programming condition for the flash memory of SONOSFET NVSM cells showed less degradation(ΔV$\_$th/, S, G$\_$m/) characteristics than channel MFN tunneling operation. Also, the program inhibit conditins of unselected cell for separated source lines NOR-type flash memory application were investigated. we demonstrated that the phenomenon of the program disturb did not occur at source/drain voltage of 1 V∼12 V and gate voltage of -8 V∼4 V.

• 전자공학회논문지CI
• /
• 제47권5호
• /
• pp.41-49
• /
• 2010

휴대용 정보기기와 엔터테인먼트기기 등의 사용이 대중화 되면서 플래쉬 메모리의 수요도 급격히 증가하였다. 일반적으로 플래시 메모리는 장착되는 장치에 따라 다양한 형태의 오류 패턴을 가지며, 메모리 생산자들은 최종적인 생산과정에서 실제 장착되는 기기와 동일한 환경에서 전기적/물리적 테스트를 수행한다. 이 과정을 메모리의 응용기기 실장 테스트라고 하며, 여기에서 사용되는 장비를 메모리 실장기라 한다. 현재 여러 가지 종류의 실장기들이 제작되어 메모리 생산 환경에서 사용되고 있으나 대부분이 검수자의 청각이나 시각 등의 감각에 의존하여 메모리의 오류를 판단하고 있다. MP3 실장기의 경우 음원의 재생 기능을 이용하여 메모리 오류를 판단하는데 적절한 자동 검수 기법이 존재하지 않아 검수자가 실장기에서 재생되는 음원을 직접 듣고 오류를 판단한다. 이런 과정은 실장환경의 자동화에 있어 큰 걸림돌이 되고 있으며 인력 활용 측면에서도 비효율적이다. 본 논문에서는 MP3 장치용 플래시 메모리의 효과적인 오류 검증을 위한 음원 비교 기법을 제안한다. 제안하는 방법은 원본 파일과 MP3 장치에서 재생되는 샘플값의 분산을 활용함으로써 메모리 오류 발생 여부를 판단한다.

• 전자통신동향분석
• /
• 제22권4호통권106호
• /
• pp.87-95
• /
• 2007

급속한 정보통신 기술의 발달로 인하여 유비쿼터스 컴퓨팅의 기술, 네트워크 인프라, 3D 기술, 가상현실 기술 등 미래 콘텐츠 기술을 적용한 새로운 디지털 사용자 환경이 구축되고 있다. 교육 및 지식 분야에서도 동영상 기반이나 플래시 기반의 단순하고 일방형의 교육 콘텐츠를 벗어난 새로운 고품질의 이러닝 콘텐츠가 요구되고 있다. 또한 개인의 체험 중심의 학습경험과 지식을 스스로 구성해나가는 새로운 학습방법을 지원하는 이러닝 기술의 필요성이 증대되고 있다. 이에 대한 대안의 하나로 실재감과 몰입감을 촉진함으로써 학습효과를 향상시킬 수 있는 혼합현실기반의 이러닝 시스템의 개발이 시도되고 있다. 본 고에서는 혼합현실 이러닝 기술 개발 방향을 모색하기 위하여 국내외 혼합현실 이러닝 기술 동향, 시스템 사례, 교육적 효과에 대하여 살펴보고자 한다.

• 전자통신동향분석
• /
• 제27권3호
• /
• pp.73-82
• /
• 2012

21C 지식 기반 정보사회는 급속한 정보통신 기술의 발달에 따라 다양한 분야에서 정보통신 분야의 신기술을 이용하며 더불어 발전한다. 교육 분야에서도 멀티미디어와 같은 정보통신 기술의 사용이 급증하고 있다. 하지만 최신의 정보통신 기술을 교육현장에 적용하는 사례는 드물다. 이에 교육현장에 정보통신 기술을 적용 시 동영상 또는 플래시 기반의 단순한 형태의 교육 콘텐츠의 사용을 벗어나 새로운 고품질의 콘텐츠가 요구되고 있다. 이에 대한 대안의 하나로 실재감과 몰입감을 촉진함으로써, 학습 효과를 향상시킬 수 있는 가상현실 기반 체험형 콘텐츠 시스템의 개발이 시도되고 있다. 본고에서는 가상현실 기반 체험형 콘텐츠 기술의 개발 방향을 모색하기 위하여 국내외 가상현실 기반 체험형 콘텐츠 기술동향, 시스템 사례, 교육적 효과에 대하여 살펴보고자 한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 하계종합학술대회 논문집(2)
• /
• pp.40-43
• /
• 2000

The electrons and holes trapped in the tunneling oxide and interface-states generated in the Si/SiO$_2$ interface during program/erase (P/E) operations are known to cause reliability problems which can deteriorate the cell performance and cause the V$_{th}$ window close. This deterioration is caused by the accumulation of electrons and holes trapped in the oxide near the drain and source side after each P/E cycle. we propose three new erase schemes to improve the cell's endurance characteristics: (1)adding a Reverse soft program cycle after the source erase operation, (2)adding a detrapping cycle after the source erase operation, (3)adding a convergence cycle after the source erase operation. (3) is the most effective performance among the three erase schemes have been implemented and shown to significantly reduce the V$_{th}$ window close problem. And we are able to design the reliable periperal circuit of flash memory by using the (3).(3).