• 제목/요약/키워드: 전자소자

검색결과 4,825건 처리시간 0.034초

졸-겔 방법으로 $SiO_2/Si$ 기판 위에 제작된 (Bi,La)$Ti_3O_12$ 강유전체 박막의 특성 연구 (Characterization of (Bi,La)$Ti_3O_12$ Ferroelectric Thin Films on $SiO_2/Si$/Si Substrates by Sol-Gel Method)

  • 장호정;황선환
    • 마이크로전자및패키징학회지
    • /
    • 제10권2호
    • /
    • pp.7-12
    • /
    • 2003
  • 졸-겔(Sol-Gel)법으로 $SiO_2/Si$ 기판 위에 $Bi_{3.3}La_{0.7}O_{12}$(BLT) 강유전체 박막을 스핀코팅하여 Metal-Ferroelectric-Insulator-Silicon 구조의 캐패시터 소자를 제작하였다. 열처리하지 않은 BLT 박막시료를 $650^{\circ}C$$700^{\circ}C$의 온도에서 열처리함으로서 임의 배향을 가지는 퍼롭스카이트 결정구조를 나타내었다. 열처리 온도를 $650^{\circ}C$에서 $700^{\circ}C$로 증가시킴에 따라서 (117) 주피크의 full width at half maximum(FWHM)값이 약 $0.65^{\circ}$에서 $0.53^{\circ}$로 감소하여 결정성이 개선되었으며 결정립 크기와 $R_rms$ 값이 증가하면서 박막표면이 거칠어지는 경향을 보여주었다. $700^{\circ}C$에서 열처리한 BLT 박막시료에 대해 인가 전압에 따른 정전용량(C-V)값을 측정한 결과 5V의 인가전압에서 메모리 원도우 값이 약 0.7V를 보여주었으며, 3V의 인가전압에서 누설전류 값이 약 $3.1{\times}10^{-8}A/cm^2$을 나타내었다.

  • PDF

전기도금 방법으로 제작한 코일을 이용한 초소형 발전기의 특성분석 (Characterization of a Micro Power Generator using a Fabricated Electroplated Coil)

  • 이동호;김성일;김영환;김용태;박민철;이창우;백창욱
    • 마이크로전자및패키징학회지
    • /
    • 제13권3호
    • /
    • pp.9-12
    • /
    • 2006
  • 전기도금 방법으로 유리기판 위에 제작한 코일과 영구자석을 이용하여 초소형발전기를 제작하였다. 여러 크기의 코일 구조를 설계한 마스크를 제작하고, 이를 이용하여 MEMS 코일을 제작하였다. 그 중 두께가 $7{\mu}m$ 선폭이 $20{\mu}m$ 길이가 1.6 m인 코일을 선택하여 실험하였다. 광학현미경과 SEM을 사용하여 제작된 코일의 구조를 분석하였다. 또한 모터의 회전운동을 진동운동과 유사한 선형운동으로 변환하는 진동발생시스템을 제작하였고, 자석과 코일을 진동발생장치에 설치하고 진동을 발생시키면 교류 전압이 발생한다. 0.5Hz에서 8Hz까지 진동주파수를 변화시켜 특성을 측정하였다. 발생된 전압은 3Hz에서 106mV가 발생하였고, 6Hz에서 198mV가 발생하였다. 본 연구의 목적은 쓸모없이 버려지는 진동에너지를 유용한 전기에너지로 변환하는 초소형발전기 소자를 제작하는 것이다.

  • PDF

유기박막트랜지스터 적용을 위한 Soluble Pentacene 박막의 특성연구 (A Study of Soluble Pentacene Thin Film for Organic Thin Film Transistor)

  • 공수철;임현승;신익섭;박형호;전형탁;장영철;장호정
    • 마이크로전자및패키징학회지
    • /
    • 제14권3호
    • /
    • pp.1-6
    • /
    • 2007
  • 본 연구에서는 유기박막트랜지스터(OTFT, Organic Thin film Transistor)에 응용을 위해 용액(soluble) 공정을 통하여 제작된 pentacene 박막의 특성을 분석하여 pentacene 박막의 OTFT 소자에 적용 가능성을 조사하였다. Pentacene을 용해시키기 위해 toluene과 chloroform의 두 종류의 용제를 사용하였으며, 이들 용제가 pentacene 박막의 특성에 미치는 영향을 연구하였다. Pentacene 용액은 ITO/Glass 기판위에 spin-coating 법으로 유기 반도체 박막을 제작하여 각 박막의 표면형상, 결정화 특성과 전기적 특성을 조사하였다. AFM을 이용한 표면 형상 관찰 결과 chloroform을 이용한 pentacene 박막이 toluene을 이용한 박막에 비하여 표면 거칠기가 개선되는 경향을 보여주었다. XRD 회절 분석 결과 모든 pentacene 박막 시료에서 결정화가 되지 않은 비정질 형태를 보여주었다. Hall effect measurement 분석 결과 chloroform 용제를 이용한 pentacene 박막이 toluene용제를 사용한 시료에 비해 보다 우수한 전기적 특성을 나타내었다. 즉, chloroform에 용해된 pentacene 박막의 경우 전하농도와 이동도는 $-3.225{\times}10^{14}\;cm^{-3}$$3.5{\times}10^{-1}\;cm^2\;V^{-1}{\cdot}S^{-1}$를 각각 나타내었다. 또한 비저항은 약 $2.5{\times}10^2\;{\Omega}{\cdot}cm$를 얻었다.

  • PDF

광 색역 디스플레이 장치의 색역 사상에 관한 연구 (A Study on the Gamut Mapping Method of the Wide Gamut Display Device)

  • 엄진섭;신윤철;김문철
    • 대한전자공학회논문지SP
    • /
    • 제42권2호
    • /
    • pp.69-80
    • /
    • 2005
  • 최근 영상 및 광학 소자 산업의 발달과 디지털 방송으로 TV등의 디스플레이 장치들이 슬림화 및 대형화되는 추세에 따라 기존 CRT를 대신하고 있다. 특히 LED, Laser등을 이용한 광 색역 디스플레이 장치들은 CRT에서는 표현할 수 없는 고채도의 색을 표시한 수 있는데 기존의 TV신호를 그대로 적용할 경우 색상의 왜곡이 큰 부작용으로 작용한다. 따라서 본 논문에서는 이와 같은 광 색역 디스플레이 장치에서 색상의 왜곡을 없애고 기존 CRT에 비해 넓은 색역을 충분히 활용할 수 있는 색역 사상에 대하여 연구하였다. 색역 사상은 동일색상에서 채도를 향상 시키는 방법이 일반적으로 사용되나 채도의 과도 상승으로 인한 부작용이 나타난 수 있다. 따라서 본 논문에서는 이러한 부작용을 방지하기 위해 밝기와 채도를 같이 상승 시키는 벡터 사상을 제안 하고자 한다. 이 벡터 사상은 색도가 변하지 않아서 영상이 보다 자연스럽다는 장점이 있다. 또 입력과 출력 색역의 기하학적 특성에 따라서 발생할 수 있는 계조 뭉침이나 윤곽선 효과를 색역 맞춤을 통해 보상하였다. 이와 같은 색역 사상과 색역 맞춤을 이용하여 광색역 디스플레이에서 색상 왜곡을 방지하고 자연스러운 영상을 재현할 수 있다.

대역 액세스 망을 연결하는 파장 공유 노드 기반 WDM 메트로 링의 MAC 프로토콜 성능 평가 (Performance Evaluation of the MAC Protocols for WDM Metro Ring with Wavelength-Shared Nodes Connecting Broadband Access Networks)

  • 소원호
    • 대한전자공학회논문지TC
    • /
    • 제43권1호
    • /
    • pp.111-120
    • /
    • 2006
  • 본 논문에서는 유무선 통합을 위한 광대역 액세스 망의 연결을 지원하는 파장 분할 다중화 (Wavelength Division Multiplexing; WDM) 메트로(metro) 망을 위한 노드 구조를 제안한다. 또한 노드 구조의 기능과 망 요구 사항을 고려한 매체 접근 제어 (Medium Access Control; MAC) 프로토콜을 제안하고 성능을 비교, 평가한다. 광통신 백본 망과 액세스 망사이의 병목현상을 해결하기 위하여 WDM 서브 캐리어 다중화 기술, 광소자 기술 등을 살펴보고 고비용 자원에 해당하는 파장 채널의 공유를 위한 액세스 노드 구조를 제안한다. 또한 제안된 기능 모델을 이용하여 기존 SS (Source-Stripping) MAC 프로토콜을 분석하고 슬롯 재사용성을 높이기 위한 DS+SS (Destination-Stripping and Source-Stripping)와 DS+IS(Destination-Stripping and Intermediate-Stripping) MAC 프로토콜을 제시한다. 제안된 프로토콜은 다른 파장 그룹의 목적지 노드로 슬롯이 전송되는 경우에 목적지에 따라서 슬롯의 제거를 중간 액세스 노드나 근원지 노드에서 수행한다. 따라서 전송된 슬롯의 불필요한 망 순환을 줄임으로써 슬롯 재사용성이 증가한다. 슬롯 재사용성에 의한 대역 효율성과 노드의 최대 처리율을 예측하기 위하여 수치적 분석을 수행하며 네트워크 시뮬레이션을 통하여 처리율 검증과 전송 지연, 전송 공정성 등의 다양한 성능 파라미터를 기존 프로토콜과 비교 평가한다.

반도체 자동 이식 알고리즘에 관한 연구 (Algorithms of the VLSI Layout Migration Software)

  • 이윤식;김용배;신만철;김준영
    • 대한전자공학회논문지SD
    • /
    • 제38권10호
    • /
    • pp.712-720
    • /
    • 2001
  • 인터넷의 확산, 이동 통신기기의 급속한 보급으로 말미암아 가전업계는 소형의 다기능의 시스템을 필요로 하고 있고, 이를 위하여 반도체 업계에 고기능, 다기능, 초소형의 시스템용의 칩을 요구하고 있다. 지수 함수적 증가하는 기능의 요구는 반도체 설계 능력을 넘어 선지 이미 오래 전이고 이를 극복하기 위하여서 반도체 업계는 여러 가지 방안을 제시하고 있다. 그러나, 이미 그 차이를 따라 잡기는 포기한 상태이고 이 갭을 줄이고자 하는 방안을 모색 중이다. 그 방안은 SoC(System On a Chip), 설계 재활용(Design Reuse)등의 개념을 활용하고 있다. 설계 재활용을 위하여서는, 반도체 지적 소유권(Intellectual Property)의 표준화와 더불어 레이아웃 자동이식에 관한 연구와 상품화가 필수적이다. 본 논문은 반도체 설계 형식 중에서 생산 공정과 밀접한 레이아웃 형식의 회로도면 처리를 자동화하여 설계와 생산 시간을 혁신적으로 단축하기 위한 연구이다. 레이아웃 형식은 특성상 도형(폴리곤)으로 구성되어 있으며, 레이아웃 형태에서 다양한 도형의 중첩이 반도체의 트랜지스터, 저항, 캐패시터를 표현함으로써, 반도체 지적소유권 의 하나의 형식으로 자주 활용되고 있다. 본 논문은 반도체 레이아웃 이식 소프트웨어 시스템의 내부 기능에 관한 설명과 처리 능력과 속도를 높이기 위한 알고리즘의 제안과 벤치마킹 결과를 보여 주고 있다. 비교 결과, 자원의 최적 활용(41%)으로 대용량의 처리 가능성을 보여 주고 있으며, 처리 속도는 평균 27배로써 이전의 벤치마킹 회로를 더욱 확장하여 그 결과를 보여 주고 있다. 이러한 비교 우위는 본 논문에 포함된 소자 처리 알고리즘과 그래프를 이용한 컴팩션 알고리즘에 기인한다.된 primer는 V. fluvialis에 종 특이성이 있으며 여러 Vibrio종으로부터 빠른 검출이 가능함을 확인하였다.로부터 빠른 검출이 가능함을 확인하였다.TEX>$^{-1}$에서는 16~20일, 30 $\mu\textrm{g}$ L$^{-1}$에서는 9~15일, 60~100 $\mu\textrm{g}$ L$^{-1}$에서는 5~9일에 걸쳐 나타났다 고농도인 60~100 $\mu\textrm{g}$ L$^{-1}$ 에서 처리 개체 중에 10% 미만이 살아있는 번데기 상태로 관찰되었다. 또한 10 $\mu\textrm{g}$ L$^{-1}$에서는 16~20 일로 비처리(l1~15일)에 비해 발생지연이 나타났다. 우화에 성공한 개체들의 암컷과 수컷의 비율에는 차이가 없었다. 번데기 상태로 치사된 시기는 비처리 시에는 13~16일 동안에 집중적으로 나타났으며 10 $\mu\textrm{g}$ L$^{-1}$에서는 6~23일로 넓은 분포를 보여 발생지연이 반영되었다. 30 $\mu\textrm{g}$ L$^{-1}$처리에서는 13~16일, 60~100 $\mu\textrm{g}$ L$^{-1}$처리에서는 6~16일 동안에 치사되는 것으로 나타났다.species and seed production for their use on smaller scale and more costly but more effective results. The use of

  • PDF

고 변환이득 및 격리 특성의 V-band용 4체배 Sub-harmonic Mixer (High Conversion Gain and Isolation Characteristic V-band Quadruple Sub-harmonic Mixer)

  • 엄원영;설우석;한효종;김성찬;이한신;안단;김삼동;박형무;이진구
    • 대한전자공학회논문지TC
    • /
    • 제40권7호
    • /
    • pp.293-299
    • /
    • 2003
  • 본 논문에서는 0.1 ㎛ GaAs PHEMTs MIMIC 공정을 이용하여 V-band에서 사용 가능한 고 성능의 sub-harmonic mixer를 제안하였다. LO신호의 n차 하모닉 성분을 이용하기 위해서는 LO신호 전력의 필연적인 감쇠가 있다. 이러한 단점을 극복하기 위하여 본 논문에서는 주파수를 혼합하기 위한 APDP(anti-parallel diode pair) 구조에 0.1 ㎛ PHEMT (pseudomorphic high electron mobility transistors)를 각 단에 연결시켜 LO 신호의 4차 성분을 이용하는데 있어 주요한 성능 향상을 이루었다. PHEMT 다이오드 와 PHEMT를 0.1 ㎛의 게이트 길이를 갖는 동일 공정을 통하여 구현하였고 CPW (Coplanar Waveguide) 라이브러리를 개발하여 제안된 회로를 설계하였다. 또한 상대적으로 낮은 주파수의 출력 IF 단에는 출력 주파수의 선택성을 좋게 하기 위하여 Lumped 소자를 이용하여 정합회로를 구성하여 RF 입력 신호와 LO 신호의 출력단 유입을 억제하였다. 제작된 sub-harmonic mixer의 특성을 측정한 결과 입력 RF 주파수가 60.4 ㎓, LO 주파수가 14.5 ㎓일 때, 0.8 ㏈의 변환이득 특성을 얻었으며, LO-to-IF, LO-to-RF 격리 특성을 측정한 결과 동작영역에 걸쳐 50 ㏈ 이상의 높은 격리 특성을 나타내었다.

Radio Frequency 회로 모듈 BGA(Ball Grid Array) 패키지 (Radio Frequency Circuit Module BGA(Ball Grid Array))

  • 김동영;정태호;최순신;지용
    • 대한전자공학회논문지SD
    • /
    • 제37권1호
    • /
    • pp.8-18
    • /
    • 2000
  • 본 논문은 RF 호로 모듈을 구현하기 위한 방법으로서 BGA(Ball Grid Array) 패키지 구조를 제시하고 그 전기적 변수를 추출하였다. RF 소자의 동작 주파수가 높아지면서 RF 회로를 구성하는 패키지의 전지적 기생 성분들은 무시할 수 없을 정도로 동작회로에 영향을 끼친다. 또한 소형화 이동성을 요구하는 무선 통신 시스템은 그 전기적 특성을 만족시킬 수 있도록 새로운 RF 회로 모듈 구조를 요구한다. RF 회로 모듈 BGA 패키지 구조는 회로 동작의 고속화, 소형화, 짧은 회로 배선 길이, 아날로그와 디지탈 혼성 회로에서 흔히 발생하는 전기적 기생 성분에 의한 잡음 개선등 기존의 구조에 비해 많은 장점을 제공한다. 부품 실장 공정 과정에서도 BGA 패키지 구조는 드릴링을 이용한 구멍 관통 홀 제작이 아닌 순수한 표면 실장 공정만으로 제작될 수 있는 장점을 제시한다. 본 실험은 224MHz에서 동작하는 ITS(Intelligent Transportation System) RF 모튤을 BGA 패키지 구조로 설계 제작하였으며, HP5475A TDR(Time Domain Reflectometry) 장비를 이용하여 3${\times}$3 입${\cdot}$출력단자 구조을 갖는 RF 모튤 BGA 패키지의 전기적 파라메타의 기생성분을 측정하였다. 그 결과 BGA 공납의 자체 캐패시턴스는 68.6fF, 자체 인덕턴스는 1.53nH로써 QFP 패키지 구조의 자체 캐패시턴스 200fF와 자체 인덕턴스 3.24nH와 비교할 때 각각 34%, 47%의 값에 지나지 않음을 볼 수 있었다. HP4396B Network Analyzer의 S11 파라메타 측정에서도 1.55GHz 근방에서 0.26dB의 손실을 보여주어 계산치와 일치함을 보여 주었다. BGA 패키지를 위한 배선 길이도 0.78mm로 짧아져서 RF 회로 모튤을 소형화시킬 수 있었으며, 이는 RF 회로 모듈 구성에서 BGA 패키지 구조를 사용하면 전기적 특성을 개선시킬 수 있음을 보여준 것이다.

  • PDF

학습과 시험과정 일체형 신경회로망의 하드웨어 구현 (The Implementation of Digital Neural Network with identical Learning and Testing Phase)

  • 박인정;이천우
    • 전자공학회논문지C
    • /
    • 제36C권4호
    • /
    • pp.78-86
    • /
    • 1999
  • 신경회로망은 학습 시에는 입력패턴이 변하지 않고 조정된 결합계수 값을 레지스터에 저장시키며, 시험시에는 반대로 결합계수가 고정되고, 레지스터에 입력패턴을 기억시킴으로써 학습과 시험 뉴런회로를 공유할 수 있는 특성을 가지고 있다. 본 연구에서는 신경회로망의 이러한 특성을 고찰하여, 신경회로망 구현시 게이트의 수를 줄일 수 있으며, 학습(learning) 및 시험(testing)시의 연산처리 시간을 단축시키기 위하여 곱셈연산 대신 어드레싱 LUT를 사용하여 학습과 시험이 동일한 신경회로망에서 수행할 수 있는 일체형 디지털 신경회로망 구현을 제안하였다. 제안한 신경회로망의 동작을 검증하기 위하여 수정된 오차역전파 학습 알고리듬에 의한 학습과정을 소프트웨어와 VHDL로 시뮬레이션 하였다. 7-segment 인식기 학습을 비교 검토한 결과, 입력패턴에 따라 다소 학습시간 및 학습횟수의 차이는 있지만 대체로 반복회수는 1000∼10000회 정도로 학습시간은 4∼20㎲로 나타났다. 신경회로망의 동작이 소프트웨어 시뮬레이션 학습 진행 상황과 동일하게 학습됨을 알 수 있었고 구현한 신경회로망이 정상적으로 수행됨을 확인하였으며, 또한 초기치 변화에 대한 실험에서도 초기치의 변화에 구애받지 않고 원활하게 학습되었다. 또한 본논문에서 구현된 신경회로망은 기존의 보드형 신경회로망보다 적은 수의 소자로 구현됨을 보였다.

  • PDF

모바일 OIS 움직임 검출부의 손떨림 상태 검출 및 오차 보상을 위한 퍼지기반 알고리즘의 설계 및 구현 (Design and Implementation of Fuzzy-based Algorithm for Hand-shake State Detection and Error Compensation in Mobile OIS Motion Detector)

  • 이승권;공진흥
    • 전자공학회논문지
    • /
    • 제52권8호
    • /
    • pp.29-39
    • /
    • 2015
  • 본 논문은 모바일 광학식 손떨림 보정(OIS) 움직임 검출부의 성능과 안정도를 높이기 위하여 퍼지기반 손떨림 상태 검출 및 오차 보상 알고리즘의 설계 및 구현을 기술한다. OIS 움직임 검출을 위한 자이로 센서 출력에는 소자의 고유 오차가 포함되어 있기 때문에 신속한 손떨림 보정과 안정적인 손떨림 상태 검출을 위해서 정확한 오차 보상이 요구된다. 본 연구에서는 퍼지 알고리즘을 기반으로 낮은 연산량을 통해서 손떨림 주파수에 대한 각도 및 위상 오차를 신속하게 줄여서 보정 성능을 개선하였다. 또한 손떨림 각도 크기에 따라 {정지, 작은 손떨림, 큰 손떨림, 팬/틸트} 등의 손떨림 상태를 적절히 구분해서 시스템의 안정성을 향상시켰다. 모바일 OIS 움직임 검출부를 위해 제안된 알고리즘의 성능 및 안정도를 실제 손떨림과 같은 2~12Hz 주파수 범위의 ${\pm}0.5^{\circ}$, ${\pm}0.8^{\circ}$ 손떨림 진동에 대해서 정량적 및 정성적 실험으로써 평가하였다. 실험결과를 통해서 기존 BACF/DCF 알고리즘과 비교해서 평균 3.71dB의 개선된 성능을 검증하였고, 4가지 손떨림 상태를 안정적으로 검출하는 동작을 확인하였다.