• 한국전자통신학회논문지
• /
• 제15권3호
• /
• pp.421-432
• /
• 2020

본 논문에서는 S-밴드 군용 레이더에 사용되고 기존의 TWTA를 대체하기 위해 GaN HEMT 기반 증폭모듈을 이용하여 개발한 2kW급 반도체증폭기(SSPA)를 제안하였다. 제안한 SSPA는 8개의 증폭모듈로 이루어진 고출력증폭모듈, 구동증폭모듈, 제어모듈 및 전원공급 장치로 이루어져 있다. 제안한 SSPA는 1) 증폭모듈과 구성부품은 공간적 제약으로 작은 패키지에 통합설계 되었으며, 2) PCB 내장형 하모닉필터를 이용하여 고주파를 제거하였으며, 그리고 3) 입력신호의 듀티 변화에 대응하여 일정한 출력이 유지되도록 하는 자동이득조절기를 설계하였다. 제안된 SSPA는 최대 48 dB의 이득과 3.1~3.5 GHz의 주파수 대역에서 63-63.6 dBm의 출력 전력을 보였다. 자동이득조절 기능은 15-20 dBm의 입력전력 변동에도 대해서, 출력전력이 63dBm 전후로 일정하게 유지하는 것을 확인하였다. 마지막으로 MIL-STD-810의 시험기준을 만족하는 높은 (55 ℃) / 낮은 (-40 ℃) 온도시험 프로파일을 이용한 온도시험을 통해 개발된 시스템의 신뢰성을 검증하였다. 개발된 SSPA는 경량, 고출력, 고이득, 안전기능, 낮은 수리비, 짧은 수리시간 등 측면에서 기존의 TWTA 증폭기보다 우수한 것을 확인하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2000년도 춘계종합학술대회
• /
• pp.465-469
• /
• 2000

광대역 무선 디지털 통신 시스템용 파이프라인 적응 결정귀환 등화기 (pipelined adaptive decision- feedback equalizer; PADFE)를 0.25-$\mu\textrm{m}$ CMOS 공정을 사용하여 full custom 단일 칩으로 설계하였다. ADFE의 동작속도를 향상시키기 위해 DLMS (delayed least-mean-square)을 적용한 2-stage 파이프라인 구조로 설계하였다. PADFE의 필터와 계수갱신 블록 등 모든 연산을 redundant binary (RB) 수치계로 처리하였으며, 2의 보수 수치계를 사용하는 기존의 방식에 비해 연산량의 감소와 동작속도의 향상이 얻어졌으며, 또한 전체적인 구조의 단순화에 의해 VLSI 구현이 용이하다는 장점을 갖는다. COSSAP을 이용한 알고리듬 레벨 시뮬레이션을 통해 파이프라인 stage 수, 필터 tap 수, 계수 및 내부 비트 수 등의 설계 파라메터 결정과 bit error rate (BER), 수렴속도 등을 분석하였다. 설계된 PADFE는 약 205,000개의 트랜지스터로 구성되며, 코어의 면적은 1.96$\times$1.35-mm$^{2}$이다. 시뮬레이션 결과, 2.5-V 전원전압에서 200-MHz의 클록 주파수로 안전하게 동작할 수 있을 것으로 예상되며, 평균 전력소모는 약 890-mW이다.

• 대한전자공학회논문지SD
• /
• 제45권6호
• /
• pp.60-67
• /
• 2008

본 논문에서는 Bluetooth, Zigbee, WLAN 등 2.4GHz 대역 ISM-band 응용 분야를 위한 저 전력 주파수 합성기를 설계하였다. 저 전력 특성을 얻기 위해 전류소모가 큰 VCO, prescaler, ${\Sigma}-{\Delta}$ modulator 등의 전력소모를 최적화하는데 중점을 두고 설계하였다. VCO는 전력소모 측면에서 유리한 NP-core 유형의 구조를 선택하여 위상잡음 특성과 전력소모를 최적화하였으며, prescaler는 정적 전류소모가 거의 없는 동적 회로 기술이 적용된 D-F/F을 사용하여 전력소모를 줄였다. 또한 다수의 로직으로 구성되는 3차 ${\Sigma}-{\Delta}$ modulator는 'mapping circuit'으로 구조를 단순화하여 작은 면적과 저 전력소모 특성을 갖도록 하였다. $0.18{\mu}m$ CMOS 공정으로 IC를 제작하여 성능을 측정한 결과 설계된 주파수 합성기는 1.8V 전원전압에서 7.9mA의 전류를 소모하고, 100kHz offset에서 -96dBc/Hz, 1MHz offset에서 -118dBc/Hz의 위상 잡음 특성을 보였다 또한 spur 잡음 특성은 -70dBc이며, 25MHz step의 주파수 변화에 따른 위상 고정 시간은 약 $15{\mu}s$이다. 설계된 회로의 칩 면적은 pad를 포함하여 $1.16mm^2$이며 pad를 제외한 면적은 $0.64mm^2$이다.

• 전자공학회논문지SC
• /
• 제40권1호
• /
• pp.19-29
• /
• 2003

본 논문에서는 기존의 방법과는 달리 4 단계의 보정 기법을 적용하여 미세한 적외선 (infrared : IR) 신호를 검출해내는 비냉각 적외선 센서 어레이를 위한 CMOS 신호 검출회로를 제안한다. 제안하는 신호 검출회로는 11 비트의 A/D 변환기 (analog-to digital converter : ADC)와 7 비트의 D/A 변환기(digital to-analog converter : DAC), 그리고 자동 이득 조절 회로 (automatic gain control circuit : AGC)로 구성되며, 비냉각 센서 어레이를 동작시키는 DC 바이어스 전류 성분, 화소간의 특성 차이에 의한 변화 성분과 자체 발열 (self-heating)에 의한 변화 성분을 포함하는 적외선 센서 어레이의 출력 신호로부터 미세한 적외선 신호 성분만을 선택적으로 얻어낸다. 제안하는 A/D 변환기에서는 병합 캐패시터 스위칭(merged-capacitor switching : MCS) 기법을 적용하여 면적 및 전력 소모를 최소화하였으며, D/A 변환기에서는 출력단에 높은 선형성을 가지는 전류 반복기를 사용하여 화소간의 특성 차이에 의한 변화 성분과 자체 발열에 의한 변화 성분을 보정할 수 있도록 하였다. 시제품으로 제작된 신호 검출회로는 1.2 um double-poly double-metal CMOS 공정을 사용하였으며, 4.5 V 전원전압에서 110 ㎽의 전력을 소모한다. 제작된 시제품으로부터 측정된 검출회로의 differential nonlinearity (DNL)와 integral nonlinearity (INL)는 A/D 변환기의 경우 11 비트의 해상도에서 ±0.9 LSB와 ±1.8 LSB이며, D/A 변환기의 경우 7비트의 해상도에서 ±0.1 LSB와 ±0.1 LSB이다.

• 대한전자공학회논문지SD
• /
• 제43권11호
• /
• pp.83-89
• /
• 2006

본 논문에서는 무선통신용 송수신기에 집적화할 수 있도록 $0.35{\mu}m$ CMOS n-well 1-poly 4-metal 공정을 이용하여 3.3V의 전원 전압으로 동작하는 I/Q 채널 12비트 120MHz 전류구동 D/A 변환기를 설계하였다. 설계된 12비트 D/A 변환기는 4비트 온도계 디코더를 3단 구성하여 글리치 에너지와 선형오차 특성을 최소화하였다. 측정된 선형오차인 INL/DNL은 각각 ${\pm}1.5LSB$, ${\pm}1.3LSB$이며, 글리치 에너지는 31pV.s 로 측정되었고, 전력소모는 105mW이다. 샘플링 및 입력주파수가 각각 120MHz, 1MHz일 때, 싱글 톤 테스트에서 유효비트수는 10.5비트로 측정되었다. 듀얼 톤 테스트에서 1MHz/1.1MHz의 기저대역신호는 0.9MHz/1.2MHz의 영상신호 차이가 -63dB 나타나는 것으로 측정되었다.

• 대한전자공학회논문지SD
• /
• 제37권6호
• /
• pp.85-96
• /
• 2000

Fully Differential 연산 증폭기 회로는 SCF(Switched Capacitor Filter), D/A 컴버터, A/D 컨버터, 통신 회로 등의 VLSI 설계시 외부 부하 구동에 필수적이다. 기존의 CMOS 연산 증폭기 회로는 CMOS 기술에 따른 여러 가지 단점을 갖는데 우선 큰 부하 용량에 대한 구동 능력이 양호하지 못하고, 집적도의 증가에 따른 전원 전압의 감소로 인해 입출력 전압의 동작 특성이 저하되어 전체 회로의 동특성 법위가 감소된다. 이러한 단잠들을 개선하기 위하여 출력부의 출력 스윙을 늘릴 수 있는 차동 출력 구조를 사용한 회로가 Fully Differential 연산 증폭기 회로이며, 단일 출력 구조의 연산 증폭기 보다 스윙 폭이 향상된다. Fully Differential 연산 증폭기의 구성에서 전류 미러가 그 성능을 결정하며, 따라서 큰 출력 스윙과 안정된 회로 동작을 위해서는 출력 저항이 크고, 기준 전류와의 정합이 잘 되는 전류 미러의 설계가 중요하다. 본 논문에서는 큰 출력 저항과 기준 전류와의 정합 특성이 우수한 새로운 전류 미러를 제시하였다. 출력 스윙을 키우고 전력 소모를 줄이기 위해 새로운 전류 미러를 사용하여 2단 증폭 형태의 Fully Differential 연산 증폭기를 설계하였으며, 설계한 증폭기는 레이아웃으로 구현하여 시뮬레이션 프로그램(SPICE3f)을 통하여 성능을 검증하였다.

• 대한전자공학회논문지TC
• /
• 제41권6호
• /
• pp.59-68
• /
• 2004

반도체기술과 무선통신기술 그리고 센서기술의 비약적인 발전에 힘입어 검출기능, 프로세싱 기능, 무선통신기능, 배터리 등을 탑재한 초소형 저가의 정보취득 노드를 양산하는 것이 가능해지면서 센서 네트워크가 보편화되기 시작하였다. 센서 네트워크는 노드를 배치하는 것만으로 자체 라우팅 경로를 설정하고 의미 있는 데이터를 목적지 노드로 전송할 수 있는 자발적인 망이다. 센서 노드들은 대부분 배터리를 구동 전원으로 사용하기 때문에 저전력 동작이 중요하다. 센서 노드는 검출한 데이터를 목적지로 전송하는 역할과 다른 센서 노드들의 라우터 역할을 겸하고 있다. 많은 경우 센서 노드가 검출한 데이터를 전송하는 경우보다 라우터로서의 역할에 더 많은 에너지를 소비하기 때문에 저전력 라우팅은 무엇보다 중요하다. 센서 네트워크에서는 일반 무선 Ad-Hoc 네트워크와 같은 표준이 없기 때문에 본 논문에서는 센서 네트워크에 적용할 수 있는 전력 잔량에 따른 확률적 RREQ 폐기 방법을 적용한 저전력 라우팅 기법을 제안하고 모의실험을 통하여 결과를 전력 잔량에 따른 지연결과와 비교하여 살펴보았다. 실험 결과 제안 방법은 $10-20\%$ 정도 에너지 소모를 줄일 수 있었고 노드들 간에 에너지를 균등하게 소모하는 효과를 확인하였다.

• 전자공학회논문지
• /
• 제53권4호
• /
• pp.3-11
• /
• 2016

사물 인터넷 (Internet of Things : IoT) 환경에서 IoT 디바이스들은 전원이나 메모리 등의 물리적 구성요소들에 의해 제한되며 대역폭, 무선 채널, 처리율, 페이로드 등의 네트워크 성능 또한 제한적임에도 불구하고 타 IoT 디바이스들과 리소스를 공유한다. 특히 IoT 헬스케어 서비스에 있어서 원격 디바이스 정보 관리 뿐만 아니라 원격 환자 정보관리가 매우 중요하며, 더욱이, 사물인터넷 헬스케어 디바이스와 헬스케어 플랫폼간 상호연동성 지원이 매우 중요하다. 이를 위해서는 헬스케어 디바이스와 헬스케어 플랫폼간 데이터 정보 표현, 데이터 전송 표현, 메시지 규격 등이 사물인터넷 환경에 적합한 국제표준 준수가 매우 필요하다. 하지만, 기존의 국제의료정보 전송표준인 ISO/IEEE 11073 PHD (Personal Healthcare Device) 표준에서는 사물인터넷 환경 (네트워크 프로토콜)을 고려하지 않아 사물인터넷 헬스케어 서비스에 적용하기 어렵다. 이를 위해 본 논문에서는 사물인터넷 표준인 oneM2M과 의료정보 전송표준인 ISO/IEEE 11073 DIM(Domain Information Model)을 적용한 사물인터넷 헬스케어 시스템을 설계 및 구현하였다. 구현을 위해 oneM2M 기반인 OM2M 플랫폼을 활용하였고, 헬스케어 디바이스와 OM2M 플랫폼간 효율적인 전송 구문에 대한 평가를 위해 HTTP와 CoAP간, XML과 JSON간 단일 처리과정의 패킷 사이즈와 전송 패킷 수 등을 성능 분석하였다.

• 대한전자공학회논문지SD
• /
• 제44권2호
• /
• pp.19-24
• /
• 2007

최근 대용량 데이터 전송이 이루어지면서 하드웨어의 복잡성과 전력, 가격 등의 이유로 인하여 입력데이터와 클럭을 함께 수신 단으로 전송하는 병렬버스 기법보다는 시리얼 링크 기법이 메모리 인터페이스에 많이 사용되고 있다. 시리얼 링크 기법은 병렬버스 기법과는 달리 클럭을 제외한 데이터 정보만을 수신단으로 보내는 방식이다. 클럭 및 데이터 복원 회로(clock and data recovery 혹은 CDR)는 시리얼 링크의 핵심 블록으로, 본 논문에서는 그래픽 DRAM 인터페이스용의 5.4Gb/s half-rate bang-bang 클럭 및 데이터 복원회로를 설계하였다. 이 회로는 half-rate bang-bang 위상검출기, current-mirror 전하펌프, 이차 루프필터, 및 4단의 차동 링타입 VCO로 구성되었다. 위상 검출기의 내부에서 반 주기로 DeMUX된 데이터를 복원할 수 있게 하였고, 전체 회로의 용이한 검증을 위해 MUX를 연결하여, 수신된 데이터가 제대로 복원이 되는지를 확인하였다. 설계한 회로는 66㎚ CMOS 공정파라미터를 기반으로 설계 및 layout하였고, post-layout 시뮬레이션을 위해 5.4Gb/s의 $2^{13}-1$ PRBS 입력데이터를 사용하였다. 실제 PCB 환경의 유사 기생성분을 포함하여 시뮬레이션 한 결과, 10psRMS 클럭 지터 및 $40ps_{p-p}$ 복원된 데이터 지터 특성을 가지고, 1.8V 단일 전원전압으로부터 약 80mW 전력소모를 보인다.

• 에너지공학
• /
• 제25권4호
• /
• pp.251-258
• /
• 2016

연료전지는 전기를 발전하면서 동시에 열도 생산하며, 본 고는 이 두 가지를 함께 이용하는 가정용의 마이크로 연료전지-열병합발전(${\mu}FC$-CHP) 시스템에 관한 조사보고서이다. 열병합발전 시스템을 구성하는 몇 가지 방안 중에서 연료전지는 전기와 열 효율을 합쳐 90%가 넘는 가장 높은 에너지 효율을 갖는 시스템을 구현할 수 있어 유용성이 높다. 연료전지에는 크게 다섯 가지 종류가 있으며, 이 중 가정용 ${\mu}FC$-CHP로 적합한 것은 프로톤교환 막연료전지(PEMFC)와 고체산화물연료전지(SOFC)이다. ${\mu}FC$-CHP시스템은 독립전원으로서 송배전 손실을 줄일 수 있고 전기생산단가를 낮출 수 있으며, 오염물질을 배출하지 않는 친환경 기술이란 점 등의 장점이 많다. 단점은 초기 투자비용이 높다는 점인데, 기술의 발달로 제작 단가를 줄여 이를 해결해나가고 있다. 현재는 일본이 시장을 선점하고 있으나 우리나라도 100만대 보급 계획을 가지고 있고, 정부가 반 정도의 설치보조금을 제공하여 시장을 견인하고 있다. 본 고에서는 이와 함께 연료전지와 열병합발전을 연결하는 기술적 내용 및 각국의 동향을 기술한다.