• 한국항행학회논문지
• /
• 제13권3호
• /
• pp.399-405
• /
• 2009

본 논문은 메타 재질 구조를 바탕으로 한 가변 감쇠기와 그 응용에 대하여 기술 하였다. 손실이 존재하는 전송선로를 이용한 감쇠기 단위 셀은 CRLH(Composite Right/Left Handed) 전송선로와 다이오드 바이어스 전압에 따라서 내부 저항값의 변화에 따라서 손실을 제어할 수 있는 PIN다이오드로 구성되어 있다. 또한, 내부의 초기 삽입 손실을 줄이기 위해서 두 개의 PIN 다이오드를 병렬로 연결하였다. 이 감쇠기는 감쇠기 단위 셀 숫자를 증가시킴으로서 감쇠량을 증가시킬 수 있는 주기적 구조로 설계되었다. 단위 셀의 전기적 특성은 주파수 1.5 GHz ~ 2.5 GHz에서 10dB의 감쇠량과 최대 15o의 위상변화를 확인하였다. 이러한 특성의 감쇠기를 직렬로 연결하여 벡터 변조기에 응용하였다.

• 한국산학기술학회논문지
• /
• 제13권4호
• /
• pp.1777-1783
• /
• 2012

본 논문에서는 DC모터의 출력특성을 개선할 수 있는 새로운 구조의 DC모터 구동회로를 설계하였고 이 회로를 이용한 콘트롤러를 개발하였다. 설계된 구동 회로에 의하여 콘트롤러는 자체발진회로의 스위칭 신호를 갖는 트랜스포머를 이용하여 연속적으로 DC모터를 구동할 수 있다. 또한 최대속도시, 제어회로의 기준전압 값을 삼각파보다 높게 유지할 수 있고 모터 구동 FET를 항상 온 값을 가지도록 하여 최대출력을 얻을 수 있도록 한다. 제안된 구동회로를 활용하여 24V-500W급 DC모터속도 컨트롤러를 개발하였고 소형전동차를 제작하고 구동시험을 실시하였다. 구동테스트 및 특성 측정결과, 구동전류 12A로써 DC모터의 전진 및 후진 속도를 연속 가변 할 수 있음을 보였다. 그 밖에 과전류 감시기능, 모터과열 감시기능의 정상동작을 확인하였으며, 배터리 잔량이 20~100%까지 6단계로 표시할 수 있음을 확인하였다.

• 조명전기설비학회논문지
• /
• 제21권1호
• /
• pp.28-34
• /
• 2007

본 연구에서는 새로 고안된 방전 논리 게이트 PDP의 논리 게이트 입력인 DC 방전특성에 대해 고찰하였다. 새로 고안된 방전 논리 게이트는 방전 경로에 따른 전극사이의 전위차를 제어하여 논리 출력을 유도한다. 실험결과 이 DC 방전들의 안정성을 위해 프라이밍 방전을 인가한 경우가 인가하지 않은 경우에 비해 방전지연시간이 1/3로 단축되며 방전개시전압은 1/2로 감소하였다. 또한 이 프라이밍 방전에서 발생한 공간전하는 방전종료 후 $30[{\mu}s]$ 정도까지 영향을 미친다. 그리고 시간적, 공간적 거리변화에 파라 공간전하가 DC 방전에 미치는 영향을 측정한 결과, 주 방전에서부터 시간적으로 멀어지는 것보다 공간적으로 멀어지는 것이 주 방전의 영향에서 쉽게 벗어날 수 있음을 알았다. 그러므로 각 주사전극 마다 방전 논리 게이트들을 독립적으로 동작시킬 수 있다는 결론을 얻었다.

• 한국정보통신학회논문지
• /
• 제4권5호
• /
• pp.1143-1150
• /
• 2000

단정도 (single-precision) 승산과 배정도 (double-precision) 승산을 연산할 수 있는 이중 모드 승산기 (dual mode multiplier; DMM)를 $0.25-\mum$ 5-metal CMOS 공정으로 설계하였다. 단정도 승산기 회로를 사용하여 배정도 승산을 연산할 수 있는 효율적인 알고리듬을 제안하였으며, 이는 배정도 승산을 4개의 단정도 부분 승산으로 분할하여 순차적인 승산-누적 연산으로 처리하는 방법을 기초로 한다. 제안된 방법은 배정도 승산기에 비해 latency와 throughput cycle은 증가하나, 회로 복잡도를 약 113로 감소시킬 수 있어 칩 면적과 전력소모 측면에서 장점을 갖는다. 설계된 DMM은 radix-4 Booth receding과 redundant binary(RB) 연산을 적용하여 설계된 $28-b\times28-b$ 단정도 승산기, 누적기 그리고 동작모드 선택을 위한 단순한 제어회로 등으로 구성되며, 약 25,000개의 트랜지스터와 $0.77\times0.40-m^2$의 면적을 갖는다. 시뮬레이션 결과, 2.5-V 전원전압에서 200-MHZ의 클록 주파수로 안전하게 동작할 수 있을 것으로 예상되며, 평균 전력소모는 배정도 승산모드에서 약 130-㎽이 다.

• 한국항행학회논문지
• /
• 제24권2호
• /
• pp.107-114
• /
• 2020

2.4 GHz ISM대역 전력증폭기를 설계하고 송신 시스템을 구현하였다. 고효율 증폭기는 E급이나 F급 증폭기로 구현 가능하다. 본 연구에서는 회로 구조가 간단한 E급으로 20 W 급 고효율 증폭기를 설계하여 ISM 대역 응용에 적용하도록 하였다. E급 회로 설계이론 및 회로 시뮬레이션을 통해 임피던스 정합회로를 설계하였으며 2.45 GHz에서 출력전력 44.2 dBm 및 전력부가효율 69%를 얻었다. 설계된 전력증폭기에 30 dBm의 입력전력을 인가하기 위하여 앞단에 전압제어발진기와 구동증폭기를 제작하여 입력전력 공급회로를 구현하였고, 제작한 전력증폭기는 43.2 dBm 출력 및 65%의 전력부가효율 특성을 나타내었다. 본 연구결과는 무선전력전송, 전파차단장치, 고출력 송신장치 등 다양한 무선통신시스템용 출력 전력증폭기 설계에 활용될 수 있다.

• 반도체디스플레이기술학회지
• /
• 제4권1호
• /
• pp.9-16
• /
• 2005

In this paper, with loosely coupled transformer Relies-parallel resonant type DC/DC converter is analyzed and adopted to the power source of a TFLM(Transverse Flux Linear Motor). To get more efficient operating mode of the series-parallel resonant type DC/DC converter, theoretical analysis using normalized parameters are accepted. The analysis includes a specially made ferrite transformer with two separately wound half cores in order to evaluate analytically and experimentally the changes in magnetizing the leakage fluxes and inductances caused by the distance between the halves. The proposed converter must be operated in switching Pattern III among the three switching patterns for the Zero Voltage Switching operation. According to Pulse Frequency Modulation(PFM) control method, the output voltage of the proposed circuit can be controlled. The results of the theoretical development are compared with practical measurements from a prototype system.

• 한국항공우주학회지
• /
• 제40권11호
• /
• pp.940-947
• /
• 2012

연구대상으로 삼은 중형 전기추진 무인기는 무게 18.5 kg, 날개 길이 6.4 m급의 저속 장기체공형으로 태양전지, 연료전지, 배터리를 전력원으로 사용한다. 이륙시간에 따라 태양전지의 에너지 총량이 달라지므로 체공을 최대화하기 위한 최적의 이륙시간을 선정해야 한다. 이를 위해 전압매칭을 통해 각 전력원을 선정하여 모델링을 수행하였으며 단품 성능시험을 통해 검증 후 시뮬레이션을 수행하였다. 이륙시간이 오전 6시, 오전 2시일 때 각각 최대 37.5시간, 최소 27.6시간동안 전력공급이 가능하였다. 배터리 SOC의 사용범위를 25~80%로 제한하도록 연료전지의 작동을 제어할 경우 각각 0.31시간, 0.63시간동안 더 전력공급이 가능하며 각 전력원은 최적 운전점에서 작동함을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제47권12호
• /
• pp.31-38
• /
• 2010

본 논문에서는 QVGA급 LCD Driver IC(LDI)의 그래픽 메모리를 설계한다. 저면적을 위해 pseudo-SRAM 구조로 설계하고, 센싱 특성 개선과 line-read 동작 시 구동력 향상을 위해 bit line을 분할한 cell array 구조를 적용한다. 또한, C-gate를 이용한 저면적의 충돌방지 회로를 사용하여 그래픽 메모리의 line-read/self-refresh 동작과 기존의 write/read 동작 상호간의 충돌을 효과적으로 제어하는 방식을 제안한다. QVGA급 LDI의 그래픽 메모리는 $0.18{\mu}m$ CMOS공정을 이용하여 트랜지스터 레벨로 설계하고 회로 시뮬레이션을 통해 그래픽 메모리의 write, read, line-read, self-refresh 등의 기본 동작을 확인하고, 제안된 충돌방지 블록에 대한 동작을 확인하였다. 개선된 cell array를 통해 bit/bitb line 전압차 ${\Delta}V$는 약 15% 증가하고, bit/bitb line의 charge sharing time $T_{CHGSH}$는 약 30% 감소하여 센싱 특성이 향상되었으며, line-read 동작 시 발생하는 전류는 약 40% 크게 감소되었다.

• 대한전자공학회논문지SD
• /
• 제47권12호
• /
• pp.1-7
• /
• 2010

본 논문은 멀티레벨을 갖는 PoRAM 셀의 데이터를 센싱하는 기법에 관하여 제안하였다. PoRAM은 유기물질을 사용한 단위 셀의 상,하단 전극에 전압을 가했을 때 나타나는 저항 상태의 변화로 셀 데이터를 구분하는 메모리 소자이다. 특히 한 셀당 최대 4 레벨의 안정된 저항 값을 가지므로 멀티레벨 셀로 활용이 가능하다. 따라서 멀티레벨의 센싱을 위해 어드레스 디코딩 방법, 센스 앰플리파이어, 이를 위한 제어 신호 등을 새롭게 제안하였다. 센스 앰플리파이어는 셀에 흐르는 전류를 입력 값으로 받아 설정된 기준 전류($I_{REF}$)와 비교하는 전류 비교기를 기본으로 구성되며 전류를 증폭하기 위해 낮은 입력 임피던스를 갖도록 설계되었다. 제안된 기법에 의해 설계된 회로는 $0.13{\mu}m$ CMOS 공정 라이브러리를 사용하여 설계되었고, 이를 사용함으로써 단위 셀에 흐르는 서로 다른 4 가지 전류 값이 각각 데이터 "00", "01", "10", "11"으로 정확히 센싱 되는 것을 검증하였다.

• 대한전자공학회논문지SD
• /
• 제44권3호
• /
• pp.20-25
• /
• 2007

본 논문에서는 $LiNbO_3$의 선택적 영역을 도메인 반전을 수행하였으며, 이를 대역변조기 및 SSB 광변조기 제작에 응용하였다. 인가전압에 대한 회로적인 응답전류를 분석 및 고려함으로써 도메인 벽의 이동속도를 정확히 제어할 수 있었다. 과도한 도메인의 벽 이동속도에 의한 도메인 반전 형상을 확인하였고, 또한 도메인 벽의 진행방향에 따라 그 속도의 차이가 발생함을 알 수 있었다. 제작된 대역변조기는 30.3 GHz를 중심주파수로 하여 5.1GHz의 3dB 대역폭을 보였고. SSB 광변조기의 변조 스펙트럼으로부터 19dBm의 5.8GHz RF 입력신호에 대해 USB가 LSB에 비해 33dB정도 억제됨을 확인할 수 있었다.