• The Transactions of the Korean Institute of Power Electronics
• /
• v.14 no.4
• /
• pp.323-332
• /
• 2009

In this paper, operating characteristics of multi-output LLC resonant converter are described and analyzed. Especially, voltage gain characteristics and an equivalent resonant frequency in the multi-output LLC resonant converter are changed by the influences due to the several load conditions and the secondary leakage inductances of multi-output transformer. Based on the theoretical analysis and simulation results considered the characteristics of voltage gain and load variation, prototype of the 540W 3-output LLC resonant converter for 42 inch PDP TV power module is built and the experimental results are described.

• Journal of Korea Multimedia Society
• /
• v.6 no.2
• /
• pp.319-324
• /
• 2003

In this paper, a new wideband tunable analog element for multimedia system is proposed. The proposed active element is composed of the complementary cascode circuit which can extend transconductance of an element. Therefore, the unity gain frequency which is determined transconductance is increased than that of the conventional element. And then these results are verified by the 0.22$\mu\textrm{m}$ CMOS n-well parameter simulation. As a result, the gam and the unity gam frequency are 42dB and 200MHz on 2V supply voltage. And power dissipation of the designed element is 0.32mW.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.46 no.1
• /
• pp.45-51
• /
• 2009

A low-voltage, low-power analog CMOS front-end for a cardiac pacemaker is proposed. The circuits include a 4th order switched-capacitor (SC) filter with a passband of 80-120 Hz and a SC variable gain amplifier whose control range is from 0 to 24-dB with 0.094 dB step. An inverter-based switched-capacitor circuit technique is used for low-voltage operation and ultra-low power consumption, and correlated double sampling technique is used for reducing the finite gain effect of an inverter. The proposed circuit has been designed in a $0.35-{\mu}m$ CMOS process, and it achieves 80-dB SFDR at 5-kHz sampling frequency. The power consumption is only 330 nW at 1-V power supply.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 1998.11a
• /
• pp.5-8
• /
• 1998

기존의 바이폴라 논리회로에서 신호변환시 베이스 영역의 소수 캐리어를 빨리 제거 하기 위해서, 베이스 부분의 매몰충을 줄여서 npn트랜지스터의 베이스와 에피충과 기판사이에 병합 pnp 트랜지스터를 생성한 트랜지스터와 게이트 당 전달 지연 시간을 측정하기 위한 링-발진기를 설계, 제작하였다. 게이트의 구조는 수직 npn 트랜지스터와 기판과 병합 pnp 트랜지스터이다. 소자 시뮬레이션의 자료를 얻기 위하여 수직 npn 트랜지스터와 병합 pnp 트랜지스터의 전류-전압 특성을 분석하여 특성 파라미터를 추출하였다. 결과로서 npn 트랜지스터의 에미터의 면적이 기존의 접합넓이에 비해서 상당히 적기 때문에 에미터에서 진성베이스로 유입되는 캐리어와 가장자리 부분으로 유입되는 캐리어가 상대적으로 많기 때문에 이 많은 양은 결국 베이스의 전류가 많이 형성되며, 또 콜렉터의 매몰층이 거의 반으로 줄었기 때문에 콜렉터 전류가 적게 형성되어 이득이 낮아진다. 병합 pnp 트랜지스터는 베이스폭이 크고 농도 분포에서 에미터의 농도와 베이스의 농도 차이가 적기 때문에 전류 이득이 낮아졌다. 게이트를 연결하여 링-발진기를 제작하여 측정한 AC특성의 출력은 정현파로 논리전압의 진폭은 200mV, 최소 전달 지연시간은 211nS이며, 게이트당 최소 전달지연 시간은 7.26nS의 개선된 속도 특성을 얻었다.

• Proceedings of the KIEE Conference
• /
• 1997.11a
• /
• pp.692-696
• /
• 1997

본 연구에서는 BJT(Bipolar Junction Transistor)와 MOSFET (Metal Oxide Semiconductor Field Effect Transistor) 등을 1MeV에너지의 전자빔을 선량을 변화시켜가며 조사시켜 그 특성 변화를 분석하였다. BJT에 대해서는 조사 전, 후의 전류 이득의 측정을 통해 base 에서의 minority-carrie의 수명 변화에 의해서 전류 이득이 감소하는 것으로 나타났으며, MOSFET의 경우는 oxide 지역의 전하량 변화에 의해서 문턱 전압이 영향을 받음을 확인할 수 있었다. BJT의 minority-carrier의 수명 감소량은 조사 선량이 증가함에 따라 직선적으로 변화함을 알 수 있었고, MOSFET의 문턱 전압의 변화는 nMOS와 pMOS의 경우 서로 다름을 관찰할 수 있었는데 이는 oxide내에서 발생하는 전하에 의해 차이가 남을 알 수 있었다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.9 no.5
• /
• pp.1089-1095
• /
• 2005

This paper presents a new low-cost Built-In Self-Test (BIST) circuit for 50Hz low noise amplifier (LNA). The BIST circuit is designed for system-on-chip (SoC) transceiver environment. The proposed BIST circuit measures the LNA specifications such as input impedance, voltage gaih, noise figure, and input return loss all in a single SoC environment.

• Proceedings of the KIPE Conference
• /
• 2013.07a
• /
• pp.364-365
• /
• 2013

본 논문에서는 기존의 트랜스 지 소스 인버터에 다이오드 3개와 커패시터 하나를 추가한 새로운 트렌스 지 소스 인버터를 제안한다. 제안한 인버터는 추가한 다이오드와 커패시터로 인해 기존의 인버터 보다 전압이득을 높일 수 있으며 이로 인해 결합 인덕터의 권선비를 줄여 사이즈를 줄일 수 있는 장점이 있다. 제안한 인버터는 모의실험과 실험으로 검증한다.

• Proceedings of the KIPE Conference
• /
• 2017.07a
• /
• pp.200-201
• /
• 2017

무선전력전송 시스템의 전력 수신부는 많은 경우 송신부에 비해 크기가 작으므로 자계결합 에너지링크 코일의 권선을 비대칭으로 설계할 필요가 있다. 본 논문은 직렬 공진 보상 구조의 자계결합 무선전력전송에서 에너지링크 전압이득과 전력전송효율을 동시에 고려해 전력변환회로 관점에서의 비대칭 코일의 도식적인 분석 및 설계 방법을 제안한다. 제안하는 설계평면을 통해 에너지링크 코일의 정렬이 어긋날 때 혹은 부하요구가 변할 때 에너지링크의 전압이득과 전력전송효율 변화를 직관적으로 예측할 수 있으며 주어진 설계조건에 따라 에너지 링크를 간단히 설계할 수 있다. 본 제안방법은 회로 시뮬레이션을 통해 검증 되었다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2006.05a
• /
• pp.902-905
• /
• 2006

This paper presents a new RF testing scheme based on a design-for-testability (DFT) method for measuring functional specifications of RF integrated circuits (IC). The proposed method provides input impedance. gain, noise figure. input voltage standing wave ratio (VSWR) and output signal-to-noise ratio (SNR) of a low noise amplifier (LNA). The RF test scheme is based on theoretical expressions that produce the actual RF device specifications by output DC voltages from the DR chip.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2016.10a
• /
• pp.647-648
• /
• 2016

본 논문에서는 차량용 레이더를 위한 저 전력 24GHz CMOS 저 잡음 증폭기를 제안한다. 이러한 회로는 1.8볼트 전원에서 동작하며, 저 전력에서도 높은 전압 이득과 낮은 잡음지수를 가지도록 설계되어 있다. 제안한 회로는 TSMC $0.13{\mu}m$ 고주파 CMOS 공정으로 구현되어 있다. 제안한 회로는 최근 발표된 연구결과에 비해 저 전력동작에서 높은 전압이득 및 낮은 잡음지수 특성을 보였다.