• Proceedings of the Korean Society of Computer Information Conference
• /
• 2012.07a
• /
• pp.339-341
• /
• 2012

본 논문에서는 멀티네트워크 환경에 적용 가능한 전송계층 프로토콜에 관한 연구이다. 기존 멀티인터페이스 인지형 전송 계층 프로토콜은 SCTP, MP-TCP등이 있다. 여기서 SCTP는 멀티세션 기반 프로토콜로써 멀티인테페이스를 통해 멀티네트워크 자원을 동시에 사용할 수 있지만 효율성이 낮다. 또한 MP-TCP는 멀티주소를 이용한 멀티네트워크 동시 사용이 가능하지만 이동단말의 이동으로 인한 핸드오버 발생 시 단대단 연결 및 멀티접속 단절 현상등과 같은 문제가 발생한다. 따라서 본 논문에서는 이동 단말이 멀티인터페이스를 이용하여 이동 환경에서도 멀티 연결/경로가 유지되며 이를 동시에 사용할 수 있는 멀티인터페이스 기반 전송 프로토콜을 제안한다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2009.05a
• /
• pp.915-918
• /
• 2009

다중 네트워크 인터페이스 단말과 멀티 네트워크 환경간의 통신을 위한 네트워크 구조에 관한 기존 연구는 GLL, A-MAC처럼 멀티네트워크 자원관리에 초점을 둔 프로토콜 연구가 대부분이며 이 프로토콜들은 2.5 계층, 즉, 네트워크 계층과 데이터 링크 계층 사이에 위치하여 응용을 위해서 다중 인터페이스 중 하나의 인터페이스를 선택할 수 있는 기능을 제공한다. 따라서 기존 연구에 초점은 기존 통신 프로토콜 및 인터넷 구조의 변화를 최소화 할 수 있으나 단말내의 응용이 다중 네트워크 인터페이스를 효율적으로 사용할 수 있는 기술은 아니다. 본 연구에서는 기존 통신 프로토콜 및 인터넷 구조에서 단말이 다중 네트워크 인터페이스 사용 시 발생하는 계층별 문제점 및 IETF MIF WG 표준화 동향을 분석한다. 특히 응용 계층이 멀티 네트워크 인터페이스 기반의 멀티 연결을 지원하지 못하는 문제점, 전송 계층에서의 다중 연결 시 발생하는 문제점, 네트워크 계층에서 다중 인터페이스별로 할당된 IP 주소에 대한 처리문제, 다중 인터페이스 라우팅 문제, Split DNS 문제, 응용별 서비스 요구에 적응적인 인터페이스 선택 방법에 관한 문제를 정의하고 이를 해결하기 위한 연구 방향을 제시한다.

• Proceedings of the KIEE Conference
• /
• 2006.07d
• /
• pp.1987-1988
• /
• 2006

본 논문에서는 필드버스를 이용한 지능형 전송기의 FOUNDATION 필드버스 응용계층에 관해 설계하였다. 필드버스 전송기에는 물리계층 데이터링크 계층 응용계층이 있는데 여기서는 응용 계층 중에서 FAS(Fieldbus Access Sublayer)에 대해서만 설명하고자 한다. FAS는 DLL(Data Link Layer) 계층과 응용 계층인 FMS(Fieldbus Message Specification)간에 인터페이스 기능을 수행한다. FMS에서 생성된 메시지가 DLL에서 제공하는 토큰 패싱 또는 스케줄 방식을 통해서 전송되기 위해서는 전송단과 수신단간에 통신관계가 설정되어야 하며, 이러한 기능이 FAS 계층에서 수행된다. FAS에서 통신관계를 설정하기 위한 서비스 종류는 VCR(Virtual Communication Relationship)에 의하여 결정된다. 하드웨어 설계 부분에 대해서는 본 논문에서 설명하지 않았다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.8 no.3
• /
• pp.577-585
• /
• 2004

System Packet Interface Level 4 Phase(SPI-4.2) is an interface for packet and cell transfer between a physical layer(PHY) device and a link layer device, for aggregate bandwidths of OC-192 ATM and Packet Over Sonet/SDH(POS), as well as 10Gbps Ethernet applications. In this paper, we performs the research for SPI-4.2. Also we analyze the performance of SPI-4.2 interface module after modeling using C programming language. This paper shows that SPI-4.2 interface module with 512-word FIFO depth is able to be adapted for the offered loads to 97％ in random uniform traffic and 94％ in bursty traffic with bursty length 32. SPI-4.2 interface module can experience an performance degradation due to heavy overhead when it massively receives small size packets less than 14-byte. SPI-4.2 interface module is suited for line cards in gigabit/terabit routers, and optical cross-connect switches, and SONET/SDH-based transmission systems.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2004.05b
• /
• pp.642-646
• /
• 2004

시스템 패킷 인터페이스 4레벨 2단계(System Packet Interface Leve1 4 Phase 2)는 10Gbps 이더넷 응용뿐만 아니라, OC-192 대역폭의 ATM 및 POS를 통한 패킷 또는 셀 전송을 위한 물리계층과 링크계층 소자간의 인터페이스이다. 본 논문에서는 시스템 패킷 인터페이스 4레벨 2단계(SPI-4.2)에 대한 연구와 C언어를 이용한 성능평가를 토대로 모듈을 VHDL언어를 이용하여 설계하였다. 성능평가시 확인된 짧은 패킷이 유입되었을 때 PCW와 다음 PCW의 거리를 16바이트 이상을 유지하기 위해 ICW가 삽입되어 많은 오버헤드를 발생시켰다. 작은 패킷이 유입되었을 때 오버헤드를 최소화하기 위해 ICW생성을 최대한 제한하게 설계하여 짧은 패킷 유입시의 오버헤드를 감소하는 SPI-4.2 인터페이스 수신부 모듈을 설계하였다. 설계한 모듈은 라인당 720Mbps를 지원하여 총 대역폭이 11.52Gb/s의 전송률을 나타내어 더욱 안정적으로 패킷을 인터페이스 할 수 있다. XilinxISE 5.1i 툴을 이용하여 VHDL언어로 설계하였고, Model_SIM 5.6a를 이용하여 시뮬레이션 하였다. SPI-4.2 인터페이스 모듈은 기가비트/테라비트 라우터, 광학 크로스바 스위치 및 SONET/SDH 기반의 수신 시스템에서 라인카드로 사용할 경우 적합할 것으로 사료된다.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2014.06a
• /
• pp.129-130
• /
• 2014

최근 높은 품질의 비디오 서비스에 대한 사용자 요구 증가로 UHD(Ultra High-Definition) 서비스가 등장하였고 여러 방송사에서 UHD 서비스를 제공하기 위해 노력하고 있다. 하지만 아날로그에서 디지털로의 전환이 이루어진지 얼마 지나지 않았고 사용자 대부분은 HD(High-Definition)급 수상기를 가지고 있기 때문에 현재로서는 HD 서비스와 UHD 서비스가 공존해야 하는 상황에 있다. 이를 위해 스케일러블 영상 기술과 차세대 멀티미디어 다중화 전송 표준인 MMT(MPEG Media Transport)가 대두되었다. 사용자 인터페이스로 정의된 MMT CI(Composition Information)를 이용해 계층 부호화 비디오 서비스하려고 하지만 계층 간의 의존성이 높기 때문에 구현상에 어려움이 있다. 이러한 문제점을 해결하기위한 방법으로 본 논문에서는 사용자가 계층 부호화된 비디오 서비스를 제공 받을 수 있는 독립적인 사용자 인터페이스 설계 기법을 제안한다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.8 no.6
• /
• pp.1107-1114
• /
• 2004

System Packet Interface Level 4 Phase 2(SPI-4.2) is an interface for packet and cell transfer between a physical layer(PHY) device and a link layer device, for aggregate bandwidths of OC-192 ATM and Packet Over Sonet/SDH(POS), as well as 10Gbps Ethernet applications. SPI-4.2 core consists of Tx and Rx modules and supports full duplex communication. Tx module of SPI-4.2 core writes 64-bit data word and 14-bit header information from the user interface into asynchronous FIFO and transmits DDR(Double Data Rate) data over PL4 interface. Rx module of SPI-4.2 core operates in vice versa. Tx and Rx modules of SPI-4.2 core are designed to support maximum 256-channel and control the bandwidth allocation by configuring the calendar memory. Automatic DIP4 and DIP-2 parity generation and checking are implemented within the designed core. The designed core uses Xilinx ISE 5.li tool and is described in VHDL Language and is simulated by Model_SIM 5.6a. The designed core operates at 720Mbps data rate per line, which provides an aggregate bandwidth of 11.52Gbps. SPI-4.2 interface core is suited for line cards in gigabit/terabit routers, and optical cross-connect switches, and SONET/SDH-based transmission systems.

• Review of KIISC
• /
• v.12 no.6
• /
• pp.81-92
• /
• 2002

cdma2000 1xEV(Evolution)-DO(Data Only)는 기존의 IS-2000 무선 프로토콜과 달리 패킷 데이터 서비스를 위한 전용 프로토콜로, 최대 2.4Mbps의 전송 속도를 제공한다. cdma2000 1xEV-DO는 이전의 프로토콜과 단리 무선 인터페이스 계층 구조에 따로 분리된 시큐리티 계층(security layer)을 가지며, 이 시큐리티 계층에서 패킷 데이터 서비스를 위한 인증과 암호화 서비스를 제공한다. 본 고에서는 패깃 데이터 서비스를 위한 전용 프로토콜인 chma2000 1xEV-DO의 시큐리티 계층의 4가지 프로토콜인 키 교환 프로토콜, 인증 프로토콜, 암호화 프로토롤, 시큐리티 프로토콜을 분석한다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.26 no.5A
• /
• pp.879-888
• /
• 2001

본 논문에서는 무선 LAN의 MAC 계층 프로토콜을 고속으로 처리하는 MAC 기능 칩을 개발하였다. 개발된 MAC 칩은 CPU와의 인터페이스를 위한 제어 레지스터들과 인터럽트 체계를 가지고 있으며, 프레임 단위로 송수신 데이터를 처리한다. 또한 PFDM 방식 물리계층 모뎀을 위한 직렬전송 인터페이스를 가지고 있다. 개발된 MAC 칩은 크게 프로토콜제어기능 블록, 송신기능 블록 및 수신기능 블록 등으로 구성되었으며, IEEE 802.11 규격에 제시된 대부분의 DCF 기능을 지원한다. 구현된 MAC 칩의 동작을 검증하기 위해 RTS-CTS 절차 기능, IFS(Inter Frame Space) 기능, 액세스 절차, 백오프 절차, 재전송 기능, 분할된(fragmented) 프레임 송수신 기능, 중복수신 프레임 검출 기능, 가상 캐리어 검출기능(NAV 기능), 수신에러 발생 경우 처리 기능, Broadcast 프레임 송수신 기능, Beacon 프레임 송수신 기능, 송수신 FIFO 동작 기능 등을 시뮬레이션을 통해 시험하였으며, 시험 결과 모두 정상적으로 동작함을 확인하였다. 본 논문을 통해 개발된 MAC 기능 칩을 이용할 경우 고속 무선 LAN 시스템의 CPU 부하(load)와 펌웨어의 크기를 크게 줄일 수 있을 것으로 기대된다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2006.05a
• /
• pp.522-525
• /
• 2006

Recently, mobile devices support multi-functions such as 3D game, wireless internet, moving pictures, DMB, GPS, and PMP. Bigger size of display device is indispensable to support these functions and higher speed of the interface is needed. However, conventional parallel interfaces between processor and display nodule are not competent enough for that high speed transfers. High-speed serial interface is beginning to appear as an alternative for parallel interface. The advantages of the serial interface are high bandwidth, small number of interconnections, low-power consumption, and good quality of electro-magnetic interference. In this paper, we implement serial interface and use it for a display module. LVDS is used for PHY layer and a defined packet is used for link layer. The feature of the implemented serial interface is the reduced number of interconnections with enough bandwidth.