• Proceedings of the KIPE Conference
• /
• 2017.07a
• /
• pp.367-368
• /
• 2017

본 논문에서는 영전류 모드로 진입한 zero voltage transition(ZVT) interleaved bi-direction low voltage DC-DC converter(IB-LDC)의 도통 손실을 최소화하기 위한 위상 제어가 제안된다. IB-LDC의 출력단 배터리가 완충되어 영전류 모드로 진입하면 IB-LDC의 입 출력 평균 전류는 0[A]로 감소하지만 보조 회로 전류는 기존의 설계 값에 의해 감소하지 않아 지속적인 도통 손실을 일으킨다. 따라서 본 논문에서는 영전류 모드로 진입한 IB-LDC의 보조 회로에 ZVT 조건을 만족시키는 공진 전류만 흐르도록 하여 도통 손실을 최소화하는 위상 제어를 제안하였다. 또한 PSIM simulation 및 실험을 통해 증명하였다.

• Proceedings of the KIPE Conference
• /
• 2010.11a
• /
• pp.169-170
• /
• 2010

본 논문에서는 전기자동차(Electric Vehicle, EV)의 주요 에너지 공급원인 배터리를 안정적으로 충 방전하기 위한 모드 전환 기법을 제안한다. 제안된 모드 전환기법의 타당성을 검증하기 위해 일반적으로 차량 시스템에 사용되는 다상 방식의 양방향 컨버터를 이용하여 시뮬레이션을 수행하였다. 또한, 컨버터의 전류제어는 각 상의 인덕터 전류에 대해 평균전류모드제어(Average Current Mode Control) 방법을 적용하여 제어하였다.

• Proceedings of the KIPE Conference
• /
• 2012.11a
• /
• pp.81-82
• /
• 2012

본 논문은 고효율 획득 및 입력전류 리플 저감을 위한 3상 부스트 컨버터의 동작 알고리즘을 제안한다. 입력전압별로 인덕터 전류에 따른 투자율 감소를 고려하여 DCM 및 BCM 동작시의 효율과 입력 전류 리플을 수식적으로 분석한다. 이에 따라 3상 부스트 컨버터를 경계 도통 모드+불연속 도통 모드의 혼합 모드에서 동작시키고 타당성을 실험을 통해 검증한다.

• Proceedings of the KIPE Conference
• /
• 2013.07a
• /
• pp.279-280
• /
• 2013

본 논문에서는 3상 양방향 절연형 인터리브드 DC-DC 컨버터의 병렬 제어기법에 대해 기술한다. 대전력 적용 시, DC-DC 컨버터를 단독으로 운전하는 것이 아닌 병렬로 연결하여 운전을 하게 되는데 이때 발생하는 전류의 불평형을 해결하기 위하여 부스트 모드와 벅 모드에서 저전압측의 전압을 제어하는 전압제어기에 각 컨버터의 전류차를 보상하는 전류제어기를 제안하였며 각 모드에서 전류의 불평형이 보상되는 것을 실험을 통해 검증하였다.

• Proceedings of the KIPE Conference
• /
• 2020.08a
• /
• pp.282-283
• /
• 2020

3상 컨버터에서 스위치의 개방고장이 발생한 경우 고장 전류에 직류 및 고조파 성분이 발생할 수 있으며, 보호회로에 의한 고장 감지가 어려우므로 주변 기기에 2차 고장이 발생할 수 있다. 단일 및 이중 스위치 개방고장의 경우 21가지 고장 모드가 존재한다. 본 논문에서는 이러한 고장 모드를 진단하기 위해 정지 좌표계 d-q축 전류의 직류 및 고조파 성분을 활용하는 two-step 구조의 ANN(Artificial Neural Network)을 제안한다. 고장 시에 발생된 직류 및 고조파 성분 전류는 ADALINE(Adaptive-Linear Neuron)을 통해 얻는다. 고장 진단의 첫 번째 단계에서는 직류 성분을 기반으로 ANN을 이용하여 고장모드를 6개 영역으로 분류한다. 두 번째 단계에서는 6개의 각 영역에서 직류 성분과 전류의 THD(Total Harmonics Distortion)를 기반으로 ANN을 이용하여 개방고장이 발생한 스위치를 진단한다. 제안된 Two-step 방법으로 고장을 진단하므로써 간단한 구조로 ANN의 설계가 가능하다. 3.7kW급 3상 PWM 컨버터로 실험을 통해 제안된 방법의 효용성을 검증하였다.

• 한국신재생에너지학회:학술대회논문집
• /
• 2007.11a
• /
• pp.161-164
• /
• 2007

연료전지의 상용화 시점에 이르러 내구성에 대한 기술 확보가 점점 더 부각되고 있다. 현재 연료전지의 내구성을 감소시키는 1차적인 요인은 핵심부품인 촉매, 전해질막, MEA(Membrane & Electrode Assembly) 등에 의한 것이며 2차적인 요인은 운전 시스템 및 환경 등에 의해 결정되어진다. 특히, 연료전지자동차는 이동용, 가정용, 발전용에 비하여 부하변동이 극심한 조건에서 운전되기 때문에 연료전지 시스템의 내구성 확보에 많은 제어기술이 요구된다. 본 연구에서는 연료전지자동차 운전조건(Driving mode)을 부하변동 기준에 의한 고전류, 중전류, 저전류의 3가지 모드로 분류하였다. 각각의 운전조건에서 일정 cycle마다 성능곡선을 측정하여 10만 cycle 이상의 반복운전을 수행하였으며 측정된 성능곡선을 empirical equation에 적용하여 시간에 따른 overvoltage 인자에 대한 분석을 하였다. 운전시간이 증가함에 따라 고전류 모드의 경우 activation overvoltage 인자 중 current density loss가 증가하여 OCV가 급격히 감소하였으나 내구성은 저전류 모드에 비하여 높게 나타났다. 저전류 모드의 경우 고전류 모드와 상반된 결과를 보였으며 성능감소요인은 activation 및 ohmic overvoltage의 점차적인 증가에 의한 것으로 분석되었다.

• Journal of the Institute of Convergence Signal Processing
• /
• v.6 no.3
• /
• pp.134-142
• /
• 2005

The implementation of Multiple-Valued Logic(MVL) based on Current-Mode CMOS Logic(CMCL) circuits has recently been achieved. In this paper, four-valued Unary Multiple-Valued logic functions are synthesized using current-mode CMOS logic circuits. We properly make use of the fact that the CMCL addition of logic values represented using discrete current values can be performed at no cost and that negative logic values are readily available via reversing the direction of current flow. A synthesis process for CMCL circuits is based upon a logically complete set of basic elements. Proposed algorithm results in less expensive realization than those achieved using existing techniques in terms of the number of transistors needed. As an alternative to the cost-table techniques Universal Unary Programmable Circuit (UUPC) for a unary function is also proposed.

• Proceedings of the KIPE Conference
• /
• 2015.07a
• /
• pp.185-186
• /
• 2015

본 논문에서는 임계 도통 모드 boost PFC의 입력 필터 효과를 보상하기 위한 온-타임 변경 기법에 대하여 제안한다. 임계 도통 모드 boost PFC의 입력 필터는 총 입력전류의 위상을 진상으로 만들게 되며, 이 영향은 성능의 하락을 초래하게 된다. 본 논문에서는 디지털 boost PFC의 진상 전류를 보상하기 위한 온-타임 변경 profile을 제시하였다. 제안된 방법의 효과는 90-230Vrms 입력, 200W 출력의 prototype 의 실험을 통하여 검증되었다.

• Proceedings of the KIPE Conference
• /
• 2015.11a
• /
• pp.137-138
• /
• 2015

본 논문에서는 3-레벨 인버터 시스템의 DC 링크 전압 밸런싱과 동시에 공통모드 전압의 변동주파수를 최소화 하여 누설 전류를 저감하는 새로운 PWM 방법을 제안한다. 제안된 PWM은 공통모드전압과 중간점 제어능력에 따라 공간벡터를 분류하고 중간점 전압을 제어하면서 공통모드 전압의 변동이 최소화되는 벡터를 선택하도록 구성한다. 본 논문에서는 시뮬레이션을 통하여 제안된 PWM의 동작을 입증하였다.

• Journal of Satellite, Information and Communications
• /
• v.8 no.3
• /
• pp.10-14
• /
• 2013

In this paper, when applying current-mode circuit design technique showing constant power dissipation none the less operation frequency, to the low power design of dynamic voltage frequency scaling, we introduce the low power current-mode circuit design technique applying MOSFET in sub-threshold region, in order to solve the problem that has large power dissipation especially on the condition of low operating frequency. BSIM 3, was used as a MOSFET model in circuit simulation. From the simulation result, the power dissipation of the current memory circuit with sub-threshold MOSFET showed $18.98{\mu}W$, which means the consumption reduction effect of 98%, compared with $900{\mu}W$ in that with strong inversion. It is confirmed that the proposed circuit design technique will be available in DVFS using a current-mode circuit design.