• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.10 no.12
• /
• pp.3638-3644
• /
• 2009

A CMOS multi-channel low-voltage current mode filter circuit is designed. The designed current-mode filter is based on linear cascode current-mode integrator that is newly proposed in this paper. When it is compared with that of the typical current-mirror type current-mode integrator, the proposed linear cascode current-mode integrator achieves high current gain and unity gain frequency. The designed filter is composed with 5th Chebyshev function and converted to active version by signal flow graph method. We verified that the designed filter can be applied to three-channel basedband, bluetooth, DECT and WCDMA with 0.51MHz~7.03MHz frequency tuning range by Hspice simulation using 1.8V-$0.18{\mu}m$ CMOS technology.

• Korean Journal of Optics and Photonics
• /
• v.14 no.3
• /
• pp.298-305
• /
• 2003

We have calculated the single mode yield of index-coupled (IC) DFB lasers above threshold for several kL, and facet reflectivity combinations, and investigated the correlation between those results and the single mode yield as a function of f number at the threshold. As a result, there is little correlation between the single mode yield above threshold and the single mode yield as a function of f number at the threshold. The single mode yields above threshold for kL of 0.8 and 1.25 is larger than those for kL, of 2 and 3 due to the spatial hole burning effect. Also, we have investigated the effect of the reflectivity of the AR facet on the single mode yield for AR-HR and AR-CL combinations. For AR-HR combinations, the single mode yield increases as the reflectivity of the AR facet decreases. However, for AR-CL combinations, the reflectivity of the AR facet for the largest single mode yield exists. In the single mode yield calculations for IC DFB lasers in this paper, the single mode yield for kL of 0.8 with AR(1％)-HR combination is largest above threshold.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.234-234
• /
• 2012

Saddle field ion source는 구조가 간단하고 영구자석을 사용하지 않아 소형화에 유리하고 구조가 간단한 DC 파워서플라이를 이용하기 때문에 장치 가격이 저렴하여 다양한 분야에서 응용되고 있으며 특히 이온빔 밀링 분야에 많이 사용된다. 초기 saddle field ion source 는 대칭형의 구형이었으나 지속적인 연구 개발로 와이어형, 원판형, 원통형 등 다양한 형태의 saddle field ion source가 개발되었다. 본 연구에서는 비교적 제작이 용이하고, 구조적으로 외부간섭에 대하여 덜 민감한 원통형 saddle field ion source를 제작하였다. 초기 saddle field ion source는 이온원 내부에 saddle field를 형성하기 위하여 대칭 구조를 가지 형태로 제작되었으나, 비대칭 구조에서도 saddle field가 형성될 수 있고 비대칭 구조를 채택할 경우 한쪽으로 더 많은 이온빔을 인출할 수 있기 때문에 실제 응용면에서는 비대칭 구조가 더 유리하다. 따라서 본 연구에서는 원통형 비대칭 saddle field ion source를 제작하였으며, 제작된 이온소스는 높이가 62 mm 지름이 55 mm의 소형 이온소스였다. 제작된 원통형 saddle field ion source는 진공도와 가속전압에 따라 방전 모드 변화하였다. Saddle field ion source는 전극과 extractor의 구조에 따라 조금씩 다르지만 대체로 5x10-5 Torr ~ 5x10-4 Torr 영역에서 안정적으로 작동하였다. 이온소스 내부의 압력이 높을 경우 수십 mA 의 방전 전류가 흐르는 고전류 방전 모드로 작동하였으며 압력이 낮을 경우에는 동일한 전압에서 수 mA 의 방전 전류만 흐르는 저전류 방전 모드로 작동하였다. 압력이 더 높아질 경우 아크 방전이 발생하여 이온소스의 작동이 불안정하여 연속적인 작동이 어려웠다. 고전류 방전 모드에서는 이온빔 전류가 Child-Langmuir 방정식에 따라 Vi3/2에 비례하여 증가하는 경향을 보여주었으며 저전류 방전 모드에서는 Vi에 선형적으로 증가하였다. 가속 전압이 동일한 경우 고전류 방전 모드가 저전류 방전 모드에 비하여 더 많은 이온빔 인출이 가능하지만, 고전류 방전 모드의 경우 이온의 방출 각도가 매우 넓은 반면 저전류 방전 모드에서는 이온빔의 퍼짐이 현저히 줄어듦을 관찰할 수 있었다. 원통형 saddle field ion source는 내부 구조가 간단하기 때문에 내부 전극의 구조 변화에 따라 방전 특성 및 이온빔 인출 특성이 심하게 변동하였다. Saddle field ion source에서는 Anode에 인가되는 방전 전압이 가속 전압과 같은 역할을 하는데 가속 전압은 2~10 kV 사이에서 인가가 가능하였다. 일반적으로 동일한 방전 모드에서 진공도가 높아질수록 방전 전류의 양과 인출되는 이온의 양이 증가하는 것이 관찰되었다. 제작된 이온소스는 최적 조건에서 5 mm 인출구를 통하여 0.7 mA의 이온빔 인출이 가능하였으며, 9 mm 인출구를 사용한 경우 1 mA까지 이온빔 인출이 가능하였다.

• Journal of IKEEE
• /
• v.9 no.1 s.16
• /
• pp.1-6
• /
• 2005

This paper proposes a high performance multiplier using CMOS multiple-valued logic circuits. The multiplier based on the Modified Baugh-Wooley algorithm is designed with current-mode CMOS quaternary logic circuits. The multiplier is functionally partitioned into the following major sections: partial product generator block(binary-quaternary logic conversion block), current-mode quaternary logic full-adder block, and quaternary-binary logic conversion block. The proposed multiplier has 4.5ns of propagation delay and 6.1mW of power consumption. This multiplier can easily adapted to the binary system by the encoder and the decoder. This circuit is designed with 0.35um standard CMOS process at 3.3V supply voltage and 5uA unit current. The validity and effectiveness are verified through the HSPICE simulation.

• The Journal of the Institute of Internet, Broadcasting and Communication
• /
• v.8 no.4
• /
• pp.89-95
• /
• 2008

In the maritime communication, Orthogonal Frequency Division Multiplexing (OFDM) communication terminal should be operated with low power consumption, because the communication should be accomplished in the circumstance of disaster. Therefore, Low power FFT processor is required to be designed with current mode signal processing technique than digital signal processing. Current- to-Voltage Converter (IVC) is a device that converts the output current signal of FFT processor into the voltage signal. In order to lessen the power consumption of OFDM terminal, IVC should be designed with low power design technique and IVC should have wide linear region for avoiding distortion of signal voltage. To design of one-chip of the FFT LSI and IVC, IVC should have a small chip size. In this paper, we proposed the new IVC with wide linear region. We confirmed that the proposed IVC operates linearly within 0.85V to 1.4V as a function of current-mode FFT output range of -100~100[uA]. Designed IVC will contribute to realization of low-power maritime data communication using OFDM system.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.11 no.10
• /
• pp.3905-3910
• /
• 2010

In this paper, a 3rd-order Chebyshev current-mode filter in 1.8V-$0.18{\mu}m$ CMOS parameter is designed. The core circuit of the current-mode filter is composed with the proposed voltage-controlled frequency tunable current-mode integrator. Using the proposed current-mode integrator, the cutoff frequency of the filter can be controlled and also total power consumption can be reduced. HSPICE simulation results show the cutoff frequency of the filter is controlled between 1.2MHz and 10.1MHz, and the power consumption is 2.85mW at Vdd=1.8V.

• The Transactions of the Korean Institute of Power Electronics
• /
• v.10 no.2
• /
• pp.162-168
• /
• 2005

In this paper, a digital current mode control is designed for the power converter applications. The designed digital current mode controller is derived analytically from the continuous time small signal model of the power converters. Due to the small signal model based derivations of the control law, the designed control method can be applicable to boost, buck, and buck-boost converters. It is also proven that the controlled power converter employing the designed digital current mode controller is always stable regardless of an operating conditions. In order to show the usefulness of a designed controller, experiments are carried out using a 16bit DSP micro-processor, TMS320LF2406A.

• Proceedings of the KIEE Conference
• /
• 2005.07d
• /
• pp.2561-2563
• /
• 2005

영구자석 매입형 동기전동기(IPM)의 전류제어는 표면부착형 동기전동기(SPM)보다 더 복잡하다. 그 이유는 전류에 대한 최대토크특성 때문이며 고성능 토크제어를 위해서는 d-전류와 q-전류를 독립적으로 제어를 할 수 있는 방법이 필요하다. 그러나 전류들간의 상태커플링 때문에 독립적으로 제어하기가 어려우므로 상태 디커플링이 필요하다. 상태디커플링은 인턱턴스에 의해 생기며 인턱턴스의 변화 때문에 상태디커플링이 쉽게 이루어지지 않는다. 그러므로 인턱턴스의 불확실성에 대처할 수 있는 디커플링 방법의 개발을 바탕으로한 전류들의 독립적인 제어가 필요하다. 본 논문은 슬라이딩 모드제어기법을 이용하여 디커플링할 수 있는 방법을 제안하기로 한다. 기본적인 제어방법은 PI제어이며 슬라이딩모드를 이용하여 PI제어의 성능을 향상시키는 접근방법으로도 생각할 수 있다.

• Proceedings of the KIPE Conference
• /
• 2014.07a
• /
• pp.279-280
• /
• 2014

이 논문에서는 단상 디지털 역률 제어 보상 기법(PFC)을 제안한다. 제안된 방법은 인덕터 전류의 첨두값을 예측하고 기울기 보상 방법을 적용하여 제어기 출력을 생성함으로써 인덕터 전류의 첨두값을 제한하고, 스위칭 한 주기 안에 연속 도통 모드(CCM)과 불연속 도통 모드(DCM) 전류 제어를 완료한다. 따라서 기존 디지털 평균 전류 제어기에서 문제시 되었던 DCM-CCM 변환구간 즉 경계 도통 모드(BCM)에서 입력 전류 왜곡을 저감하였다. 제안된 제어기법의 유효성은 입력 전압 230Vac, 출력 전압 400V, 출력 750W급의 시제품 실험을 통해 검증하였다.

• Proceedings of the KIPE Conference
• /
• 2004.07b
• /
• pp.752-755
• /
• 2004

본 논문에서는 전력변환회로의 소신호 모델을 이용한 데드빗 전류모드제어기를 설계하였다. 소신호 모델을 이용함으로써 부스투, 벅, 벅-부스트 컨버터에 모두 적용 가능한 데드빗 전류모드제어기를 설계 가능하고, 설계한 제어기는 모든 시비율 동작 조건에서 안정함을 확인하였다. 16bit 마이크로컨트롤러인 80C196KC를 사용하여 설계된 디지털 제어기를 구현하고, 아날로그제어기를 이용한 전류모드 제어에서의 동작 조건에 따른 불안정성 문제를 해결할 수 있음을 실험을 통해 확인하였다.