• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.393.1-393.1
• /
• 2014

유기물/무기물 나노복합체를 이용하여 제작한 유기비휘발성 메모리 소자는 간단한 공정과 플렉서블기기 응용 가능성 때문에 많은 연구가 진행되고 있다. 유기물/무기물 나노복합체를 사용하여 제작한 비휘발성 메모리 소자의 전기적 성질에 대한 연구는 많이 진행되었으나, Poly (N-vinylcarbazole) (PVK) 박막 내부에 분산된 친환경 CuInS2 (CIS) 나노입자를 이용하여 제작한 유기 쌍안정 소자의 메모리 특성에 대한 연구는 미미한 실정이다. 본 연구에서는 PVK박막층안에 분산된 CIS나노입자를 사용한 메모리 소자를 제작하여 전기적 특성에 대하여 연구하였다. 화학적으로 합성 된 CIS 나노입자를 톨루엔에 용해되어있는 PVK에 넣고 초음파 교반기를 사용하여 두 물질을 고르게 섞었다. 전극이 되는 indium-tin-oxide 가 성장된 유리 기판 위에CIS 나노입자와 PVK가 섞인 용액을 스핀코팅 한 후, 열을 가해 용매를 제거하여 CIS 나노입자가 PVK에 분산되어 있는 나노복합체 박막을 형성하였다. 형성된 나노복합체 박막 위에 상부 전극으로 Al을 열증착하여 비휘발성 메모리 소자를 제작하였다. 제작된 소자의 전류-전압 측정 결과는 메모리 특성을 나타내었으며, CIS 나노입자를 포함하지 않은 소자와의 비교를 통해 CIS나노입자가 비휘발성 메모리 소자에서 메모리 특성을 나타내게 하는 역할을 확인하였다. 전류-시간 측정 결과 소자의 ON/OFF 전류 비율이 시간에 따라 큰 변화 없이 1,000 회 이상 지속적으로 유지함을 관찰함으로써 소자의 전기적 기억 상태 안정성을 확인하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.381-381
• /
• 2012

유기물/무기물 나노 복합체를 이용하여 제작한 메모리 소자는 저전력 구동, 간단한 공정, 플렉서블한 성격과 같은 장점 때문에 많은 연구가 진행되고 있다. 다양한 유기물/무기물 나노 복합체를 이용한 비휘발성 메모리 소자에 대한 연구는 많이 진행되었으나, fullerene 계열의 [6,6]-phenyl-C85 butyric acid methyl ester (PCBM) 나노 입자와 poly (methylmethacrylate) (PMMA)의 나노 복합체를 사용하여 제작한 유기 쌍안정성 메모리 소자의 전기적 특성과 메커니즘에 대한 연구는 미흡하다. 본 연구에서는 기억층으로 PMMA 박막 안에 분산되어 있는 PCBM 나노 입자를 트랩층으로 사용하는 메모리 소자를 제작하여 전기적 특성 및 안정성에 대하여 관찰하였다. 소자제작을 위하여 PCBM 나노 입자를 PMMA와 함께 용매인 클로로벤젠에 용해한 후에 초음파 교반기를 사용하여 두 물질을 고르게 섞었다. Indium-tin-oxide 가 코팅된 glass위에 PCBM 나노 입자와 PMMA가 섞인 나노 복합체를 스핀 방법으로 적층한 후, 열을 가해 클로로벤젠을 제거하여 PCBM 나노 입자가 PMMA 안에 분산되어 있는 전하 수송 층을 형성하였다. 형성된 전하수송 층 위에 열 증착 방식으로 상부 Al 전극을 형성하여 유기 쌍안정성 메모리 소자를 제작하였다. 제작된 소자의 전류-전압 (I-V) 측정 결과 특정 전하 수송 층의 두께에서는 큰 ON/OFF 전류 비율을 보여준다. PMMA만을 사용한 소자에서는 I-V 메모리 특성이 나타나지 않는 결과로부터 PCBM 나노 입자가 전하 수송 층 내에서 메모리 특성의 역할을 한다는 것을 보여준다. 전류-시간 (I-t) 측정 결과로 소자의 ON/OFF 전류 비율이 시간이 지남에 따라 큰 감쇠 없이 104 s까지 103값을 지속적으로 유지되어 메모리 소자의 안정성을 보여주었다. 실험의 결과로 PCBM이 포함된 메모리 소자의 메커니즘과 전하 수송 층의 두께에 따른 메모리 특성을 설명하였다.

• Proceedings of the KIEE Conference
• /
• 1999.07g
• /
• pp.3111-3113
• /
• 1999

임베디드 메모리로직에 적용되는 매크로셀을 지니고 전류형태의 저장방법을 적용한 캐시를 통한 임베디드 메모리칩의 설계의 일환으로 0.25마이크로 공정으로 설계되었으며 멀티미디어 칩에 사용되는 메모리 코아는 캐시를 지니고 있음으로 칩의 밴드위스를 높이고 칩의 어드레스 억세스시간(10nS)을 빠르게 할 수 있었으며 이를 위한 내부공급전압은 2.0V이다. 본 논문의 아키텍쳐에서는 기존 메모리 소자의 전송형태를 전류형 전송수단을 이용하여 매크로 셀의 데이터를 캐시에 저장하고, 이를 전류형태의 메인 데이터증폭회로를 통하여 전송하게된다. 이를 이루기 위한 칩의 아키텍척로 비트라인과 캐시의 연결회로를 추가한 구조를 제안하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.184-184
• /
• 2010

Write-once-read-many times (WORM) 메모리 소자는 1회에 한해 쓰기 가능한 저장 장치로서 반영구적인 기록 보존을 필요로 하는 분야에서 널리 사용되는 저항 구조의 비휘발성 메모리 소자이다. 무기물을 사용한 WORM 메모리 소자의 제작과 소자의 전기적 특성에 관한 많은 연구가 활발히 진행되었으나 절연성 고분자인 Polystyrene (PS) 박막에 분산된 ZnO 나노입자를 이용한 무기물/유기물 복합 구조의 WORM 메모리 소자에 관한 연구는 상대적으로 미흡하다. 본 연구에서는 ZnO 나노입자가 분산되어 있는 PS를 스핀코팅 방법으로 박막 형태로 증착하여 WORM 메모리 소자를 제작하고 전기적인 성질을 조사하였다. 소자를 제작하기 위해 ZnO 나노 입자와 PS를 용매인 N,N-디메틸포메미드에 혼합하여 소자를 제작하였다. 그 후 하부 전극인 ITO가 증착되어 있는 유리 기판 위에 ZnO와 PS가 분산되어 있는 고분자 용액을 스핀 코팅 방법으로 도포한 후에 열을 가해 용매를 제거하여 박막을 형성하였다. ZnO 나노입자가 분산되어 있는 PS 박막 위에 Al을 상부 전극으로서 증착하였다. 전압을 인가하여 측정한 전류-전압 특성은 1.5 V에서 소자의 전도도가 크게 향상이 되는 것을 관측하였다. 읽기 전압에서 낮은 전도도(OFF 상태)와 높은 전도도 (ON 상태)의 크기는 $10^3$으로 이며, ON 상태가 된 이후에는 OFF 상태로 전환되지 않는 전형적인 WORM 메모리 소자의 특성이 관측되었다. ZnO 나노 입자가 없이 PS 만으로 박막을 제작한 소자는 쌍안정성 특성이 나타나지 않았다. 따라서 소자에서 전류 쌍안정성으로 나타난 원인은 PS안에 분산되어 있는 ZnO 나노입자에 기인함을 알 수 있었다. 제작된 WORM 메모리 소자의 기억 유지 특성에 대한 결과는 장시간에 걸친 측정에서 ON 전류 및 OFF 전류의 변화가 거의 없었다. 이 실험 결과는 제작된 무기물/유기물 복합 구조를 가진 WORM 메모리 소자는 우수한 기억 특성을 가지고 있으며 반영구적인 메모리 소자로 사용할 수 있음을 제시하고 있다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.323-323
• /
• 2016

솔루션 공정을 이용하여 제작된 유기물 나노 입자를 포함한 유기물 나노 복합재료를 기반으로 제작한 비휘발성 메모리 소자들은 저렴한 가격, 간단한 공정, 저전력 소비의 장점으로 차세대 메모리 소자로서 많은 연구가 진행 되고 있다. 비휘발성 메모리 소자는 poly(3-hexylthiophene) (P3HT) 층과 polymethylsilsesquioxane (PMSSQ)와 graphene quantum dots (GQD)를 혼합한 층을 사용 하여 구성하였다. 세척된 indium-tin-oxide (ITO) 기판 위에 혼합된 PMSSQ/GQD를 스핀코팅 방법으로 증착한 후 열처리 하였다. Chlorobenzene 속에서 혼합된 P3HT를 스핀코팅 방법으로 증착한 후 열처리 하였다. 알루미늄 전극을 상부 전극으로 증착하였다. 제작된 소자의 300 K에서의 전류-전압을 측정 결과는 윈도우 마진이 크게 나오는 것을 알 수 있었다. 누설전류의 감소와 내구성 및 유지성에 대한 성질을 특정한 결과 소자가 안정적으로 동작하는 것을 확인할 수 있었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.155-155
• /
• 2012

기존의 플로팅 타입의 비휘발성 메모리 소자는 스케일 법칙에 따른 인접 셀 간의 간섭현상과 높은 동작 전압에 의한 누설전류가 증가하는 문제가 발생을 하게 된다. 이를 해결하고자 SONOS (Si/SiO2/Si3N4/SiO2/Si) 구조를 가지는 전하트랩 타입의 비휘발성 메모리 소자가 제안되었다. 하지만 터널링 베리어의 두께에 따라서 쓰기/지우기 특성은 향상이 되지만 전하 보존특성은 열화가 되는 trad-off 특성을 가지며, 또한 쓰기/지우기 반복 특성에 따라 누설전류가 증가하게 되는 현상을 보인다. 이러한 특성을 향상 시키고자 많은 연구가 진행이 되고 있으며, 특히 엔지니어드 터널베리어에 대한 연구가 주목을 받고 있다. 비휘발성 메모리에 대한 엔지니어드 기술은 각 베리어; 터널, 트랩 그리고 블로킹 층에 대해서 단일 층이 아닌 다층의 베리어를 적층을 하여 유전율, 밴드갭 그리고 두께를 고려하여 말 그대로 엔지니어링 하는 것을 뜻한다. 그 결과 보다 효과적으로 기판으로부터 전자와 홀이 트랩 층으로 주입이 되고, 동시에 다층을 적층하므로 물리적인 두께를 두껍게 형성할 수가 있고 그 결과 전하 보전 특성 또한 우수하게 된다. 본 연구는 터널링 베리어에 대한 엔지니어드 기술로써, Si3N4를 기반으로 하고 높은 유전율과 낮은 뉴설전류 특성을 보이는 ZrO2을 두 번째 층으로 하는 엔지니어드 터널베리어 메모리 소자를 제작 하여 메모리 특성을 확인 하였으며, 또한 Si3N4/ZrO2의 터널베리어의 터널링 특성과 전하 트랩특성을 온도에 따라서 특성 분석을 하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.08a
• /
• pp.206.1-206.1
• /
• 2013

유기 혼합물을 사용한 비휘발성 메모리 소자는 간단히 공정 할 수 있고 생산성이 높기 때문에 많은 연구가 진행 중이다. 하지만 종류가 많은 유기 혼합물 중에서, [6,6]- phenyl-C85 butyric acid methyl ester (PCBM) 나노 입자가 고분자 박막에 분산되어 있는 유기 혼합물을 사용하여 제작한 메모리 소자에 대한 연구는 아직 미미하다. 본 연구에서는 PCBM 나노 입자를 포함한 polymethyl methacrylate (PMMA) 박막을 활성층으로 사용하는 비휘발성 메모리 소자를 제작하고 활성층의 두께를 변화하며 전기적 특성과 안정성에 대한 실험을 통해 성능을 평가했다. 소자는 PCBM 나노 입자와 PMMA를 클로로벤젠으로 용해시킨 후에 초음파 교반기를 사용하여 PCBM 나노 입자가 PMMA용액에 고르게 섞이도록 해서 제작하였다. Indium tin oxide (ITO)가 증착한 유리기판 위에 PCBM/PMMA 형성된 고분자 용액을 여러가지 rpm 속도로 스핀 코팅하였다. 용매를 가열해서 제거하여, PCBM 나노 입자가 PMMA에 분산된 두께가 다른 박막을 형성 하였다. 상부 전극은 분산된 PMMA 박막 위에 열 진공 증착기를 이용하여 제작하였다. 본 연구에서 전류-전압 (I-V) 측정을 사용하여 메모리 소자의 기억층의 두께 변화에 따른 전기적 성질을 관찰 하였다. I-V 측정 결과는 특정 두께의 박막에서 큰 ON/OFF 전류 비율을 보였다. 기억층의 두께가 최적화된 소자로 형성된 박막에서 전류-시간 유지 특성을 측정하여 소자의 ON/OFF 비율이 $1{\times}104$ 초까지 유지되는 것을 확인 할 수 있었다. 나노 입자가 포함된 박막의 특정 두께에서 성능이 향상된 메모리 특성을 보이는 것을 확인하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.08a
• /
• pp.216-216
• /
• 2010

Floating gate를 이용한 플래시 메모리와 달리 질화막을 트랩 저장층으로 이용한 silicon-oxide-silicon nitride-oxide silicon (SONOS) 구조의 플래시 메모리 소자는 동작 전압이 낮고, 공정과정이 간단하며 비례 축소가 용이하여 고집적화하는데 유리하다. 그러나 SONOS 구조의 플래시 메모리소자는 비례 축소함에 따라 단 채널 효과와 펀치스루 현상이 커지는 문제점이 있다. 비례축소 할 때 발생하는 문제점을 해결하기 위해 플래시 메모리 소자를 FinFET과 같이 구조를 변화하는 연구는 활발히 진행되고 있으나, 플래시 메모리 소자를 제작하는 기판의 변화에 따른 메모리 소자의 전기적 특성 변화에 대한 연구는 많이 진행되지 않았다. 본 연구에서는 silicon-on insulator (SOI) 기판의 유무에 따른 멀티비트를 구현하기 위한 듀얼 게이트 가진 SONOS 구조를 가진 플래시 메모리 소자의 subthreshold 전압 영역에서의 전기적 특성 변화를 조사 하였다. 게이트 사이의 간격이 감소함에 따라 SOI 기판이 있을 때와 없을 때의 전류-전압 특성을 TCAD Simulation을 사용하여 계산하였다. 전류-전압 특성곡선에서 subthreshold swing을 계산하여 비교하므로 SONOS 구조의 플래시 메모리 소자에서 SOI 기판을 사용한 메모리 소자가 SOI 기판을 사용하지 않은 메모리 소자보다 단채널효과와 subthreshold swing이 감소하였다. 비례 축소에 따라 SOI 기판을 사용한 메모리 소자에서 단채널 효과와 subthreshold swing이 감소하는 비율이 증가하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.126-126
• /
• 2011

삼차원 구조의 낸드 플래시 메모리 소자는 기존 이차원 구조의 메모리 소자를 비례 축소할 때 발생하는 단채널 효과와 간섭효과를 최소화 하면서 집적도를 높일 수 있는 장점 때문에 많은 연구가 진행되고 있다. 그러나, 삼차원 구조의 낸드 플래시 메모리 소자는 공정 과정이 복잡하고 주변 회로 연결이 어려울 뿐만 아니라 금속 접촉에 필요한 면적이 넓은 단점을 가지고 있다. 이러한 문제점을 해결하기 위해 Vertical-Stacked-Array-Transistor (VSAT) 구조를 갖는 플래시 메모리 소자가 제안되었으나, VSAT 구조 역시 드레인 전류량이 적고 program과 erase 동작 시게이트 양쪽의 전하 트랩층에 전자와 정공을 비효율적으로 포획해야 하는 문제점을 가진다. 본 연구에서는 기존의 VSAT 구조의 문제점을 개선하면서 집적도를 증가한 삼차원 구조의 고집적낸드 플래시 메모리 소자를 제안하였다. 본 연구에서 제안한 플래시 메모리 소자의 구조는 기존 VSAT 구조에서 수직 방향의 두 string 사이에 존재하는 polysilicon을 제거하고 두 string 사이에 절연막을 증착하였다. 삼차원 시뮬레이션 툴인 Sentaurus를 사용하여 이 소자의 동작특성을 시뮬레이션 하였다. 소스와 드레인 사이의 유효 채널 길이가 감소하였기 때문에 기존의 VSAT 구조를 갖는 메모리 소자에 비해 turn-on 상태의 드레인 전류가 증가하였다. 제안한 플래시 메모리 소자의 subthreshold swing (SS)가 기존의 VSAT 구조를 갖는 메모리 소자의 SS 에 비해 낮아, 소자의 스위칭 특성이 향상하였다. 프로그램 전후의 문턱전압의 변화량이 기존의 VSAT 구조를 갖는 메모리 소자에 비해 크기 때문에 멀티 레벨 동작이 가능하다는 것을 확인하였다.

• The Journal of the Korea institute of electronic communication sciences
• /
• v.11 no.2
• /
• pp.159-164
• /
• 2016

A wireless communication system is required to be implemented with the low power circuits because it uses a battery having a limited energy. Therefore, the current mode circuit has been studied because it consumes constant power regardless of the frequency change. However, the clock-feedthrough problem is happened by leak of stored energy in memory operation. In this paper, we suggest the current memory circuit to minimize the clock-feedthrough problem and introduce a technique for ultra low power operation by inducing dynamic voltage scaling. The current memory circuit was designed with BSIM3 model of $0.35{\mu}m$ process and was operated in the near-threshold region. From the simulation result, the clock-feedthrough could be minimized when designing the memory MOS Width of $2{\mu}m$, the switch MOS Width of $0.3{\mu}m$ and dummy MOS Width of $13{\mu}m$ in 1MHz switching operation. The power consumption was calculated with $3.7{\mu}W$ at the supply voltage of 1.2 V, near-threshold voltage.