• Proceedings of the KIPE Conference
• /
• 2016.07a
• /
• pp.377-378
• /
• 2016

본 논문은 3상 인터리브드 양방향 DC-DC 컨버터의 전류 리플 최소화에 관한 것이다. 3상 양방향 컨버터를 부하에 따라 3상 또는 2상으로 상전환 시 전류 변동의 크기를 최소화하기 위한 스위칭 기법을 제안하고 시뮬레이션을 통하여 제안한 방식을 검증하였다.

• Proceedings of the KIPE Conference
• /
• 2016.07a
• /
• pp.213-214
• /
• 2016

중요부하를 갖는 ESS용 인버터는 정전 발생 시에도 부하에 안정적인 전원을 공급해야 한다. 이를 위하여 모드전환 시 과도상태를 최소화하면서 clearing time에도 부하에 안정적인 전압을 공급할 수 있는 간접전류제어 기법이 연구된 바 있다. 그러나 계통연계 시에도 전압을 제어해주기 때문에 단독운전 시 NDZ을 벗어나지 않아, 기존 알고리즘으로는 단독운전을 검출하기 어렵다는 문제가 있다. 본 논문에서는 모드 전환 시 과도상태를 최소화하면서 단독운전 검출 전에도 부하 전압을 안정하게 제어할 수 있는 간접전류제어 기반 인버터에서 NDZ이 없는 무효전력 P&O 단독운전 검출 기법을 제안한다.

• Proceedings of the KIPE Conference
• /
• 2007.11a
• /
• pp.24-27
• /
• 2007

본 논문에서는 수 kW급 이상의 연료전지 응용을 위한 고효율 전압원 3상 DC-DC 컨버터를 제안한다. 제안한 컨버터는 전압원 컨버터임에도 작은 턴비를 가지며 입 출력 전류 리플이작다. 또한 클램프 회로의 동작으로 다이오드 서지전압 제거는 물론 저전압측 순환전류를 큰폭으로 감소시켜 스위치의 도통손실과 변압기의 동손을 최소화하였고 전 부하영역에서 하측스위치의 ZVZCS를 성취하여 스위칭 손실을 최소화 하였다. 또한 유효 듀티를 증가시켜 누설인덕턴스에 의한 듀티 손실을 보상하였다. 제안하는 컨버터의 동작원리를 설명하였고 기존 컨버터와의 비교분석을 수행하였으며 시뮬레이션을 통해 본 방식의 타당성을 검증하였다.

• Proceedings of the KIPE Conference
• /
• 2011.07a
• /
• pp.111-112
• /
• 2011

대용량 역률 보상 정류기의 스위칭 손실 최소화하기 위해서 인덕터 커플링 방식의 새로운 무손실 스너버 회로를 적용한 역률 보상 정류기 회로를 제안한다. 대용량 역률 보상 정류기 구현에 적합한 CCM 부스트 컨버터의 다이오드 역회복 특성에 따른 문제점을 극복하기 위해서 커플 인덕터를 이용해서 다이오드 턴-오프시 전류의 기울기를 감소시켜 역회복 전류를 줄여 줌으로써 주 스위치의 턴-온 손실을 줄였다. 또한 스위치턴-오프시 발생하는 손실을 최소화하기 위해서 다이오드와 콘덴서를 이용한 무손실 스너버 회로를 설계하였다. 단상 3.3kW 역률 보상회로의 시제품을 제작하여 제안하는 무손실 스너버 회로를 가진 역률보상 정류기의 성능을 검증하였다.

• Proceedings of the IEEK Conference
• /
• 1998.06a
• /
• pp.347-350
• /
• 1998

차세대 CMOS 구조에서 래치업 최소화를 위하여 고에너지 이온주입을 이용한 retrograde well 과 매몰층의 최적 공정 설계 변수 값들을 설정하였다. 본 논문에서는 두 가지의 모듸 모델 구조를 제안하고 silvaco 틀에 의한 시뮬레이션 결과를 비교 분석하엿다. 첫 번째 모델은 매몰층과 retrograde well을 조합한 구조이며, p+ injection trigger current가 600.mu.A/.mu.m 이상의 결과를 얻었고, 두번째 모델은 twin retrograde well을 이용하여 p+ injection 유지전류가 2500.mu.A/.mu.m이상의 결과를 얻었다. 시뮬레이션 결과, 두 모델 모두 도즈량이 많을수록 래치업 면역 특성이 좋아짐을 보았다. 시뮬레이션 조건에서 두 모델 모두 n+/p+ 간격은 2..mu.m 로 고정하였다.

• Proceedings of the KIPE Conference
• /
• 2018.07a
• /
• pp.336-337
• /
• 2018

전력 전자 시스템 내의 전도성 노이즈는 반도체 스위칭 소자의 고속 동작에 큰 영향을 받는다. 특히 실리콘 카바이드 (SiC) 등의 신소재 반도체 소자 (wide band-gap device, WBG device) 특유의 고속 dv/dt 특성이 전력전자모듈 (power electronics module, PEM) 내의 기생 용량 (parasitic capacitance)에 인가될 경우 상당한 전도성 노이즈의 원인이 되므로 이를 해결할 필요가 있다. 본 논문에서는 유전율이 낮은 재료를 PEM 내부에 사용함으로써 기생 용량을 줄이고, 따라서 공통 모드 전류의 발생 또한 최소화할 수 있는 설계를 제안한다. 제안된 PEM 설계 기법은 외부 필터를 필요로 하지 않으며, PEM 내의 스위칭 소자-방열 소자간 열저항 (thermal resistance)를 증가시키지 않으면서도 기생 용량을 최소화하여 노이즈를 억제한다. 제안된 방법으로 제작된 PEM을 1 kW 출력 100 kHz 스위칭 주파수의 강압형 dc-dc 컨버터에 적용하여 공통모드 전도성 전류가 줄어듬을 증명하였다.

• Proceedings of the KIPE Conference
• /
• 2008.06a
• /
• pp.213-215
• /
• 2008

본 논문에서는 수 kW급 이상의 연료전지 응용을 위한 고효율 전압원 3상 DC-DC 컨버터를 제안한다. 제안한 컨버터는 전압원 컨버터임에도 작은 턴비(기존 풀브리지의 1/2 이하)를 가지며 입 출력 전류 리플이 작다. 또한 클램프 회로의 동작으로 다이오드 서지전압 제거는 물론 저전압측 순환전류를 큰 폭으로 감소시켜 스위치의 도통손실과 변압기의 동손을 최소화하였고 전 부하영역에서 하측 스위치의 ZVZCS를 성취하여 스위칭 손실을 최소화 하였다. 또한 유효 듀티를 증가시켜 누설인덕턴스에 의한 듀티 손실을 보상하였다. 본 논문에서는 제안하는 컨버터의 동작원리를 서술하고 1.5kW Prototype을 제작하여 실험을 통해 본 방식의 타당성을 검증하였다.

• Proceedings of the KIPE Conference
• /
• 2019.11a
• /
• pp.120-121
• /
• 2019

본 논문은 GaN 트랜지스터를 적용한 토템폴 PFC(Power Factor Correction)의 디지털 구현을 위한 방법을 제시한다. 특히, GaN 트랜지스터의 낮은 역회복 특성으로 토템폴 PFC의 연속 연속 모드 동작을 가능하게 한다. 토템폴 PFC는 고속 스위칭을 하는 레그를 GaN 트랜지스터를 사용하고, 라인 주파수로 스위칭 하는 레그는 일반적인 MOSFET을 사용하게 된다. 구조적으로 토템폴 PFC는 제로 크로싱에서 전류 스파이크 문제가 발생한다. GaN 트랜지스터는 전류 스파이크에 취약하기 때문에 최소화되어야 한다. 따라서, 본 논문은 디지털 구현에 있어 제로 크로싱에서 소프트 스타트 구현을 통해 이 문제를 최소화 하고, 모의실험을 통해 디지털 구현의 타당성을 입증하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2010.06b
• /
• pp.324-327
• /
• 2010

최근 카메라 센서는 ISP(Image Signal Processor)를 별도로 사용하지 않고 SOC(System on Chip) 방식으로 설계를 하여 소형화를 추구하고 있지만, High Resolution의 카메라가 개발 요구되어지면서 센서 Pixel 및 스위칭 트랜지스터의 집적화가 심화되고 있다. 이러한 고집적화는 카메라 센서 내 발열 관리에 대한 관심을 높여주고 있다. 본 논문에서는 우선 SOC 센서가 ISP를 탑재한 센서이므로 프로세서 발열 관리 기법에 대해 먼저 소개를 한 후, SOC 방식 센서를 대상으로 열이 발생되는 관련 조건을 확인 검사하고, 분석한 결과를 보인다. 또한 이러한 분석 결과를 토대로 발열을 제어 할 수 있는 방법으로 DAC(Digital Analog Converter)를 사용하여 센서 내 사용되는 전류 증폭을 최소화 한 설계 방식에 대해 분석해 보았으며, 전류 증폭을 최소화한 결과 최대 PCLK(Pixel Clock)에서도 열화에 따른 Noise(Hot Pixel)를 개선시킬 수 있었다.

• Proceedings of the KIPE Conference
• /
• 2008.10a
• /
• pp.146-149
• /
• 2008

최근 대기전력저감기능을 갖는 PWM IC를 적용한 플라이백 컨버터는 대기전력 모드 시 Burst 스위칭 동작에 의해 소모 전력을 최소화 할 수 있지만 경 부하 및 대기전력모드 시 변압기를 통해 흐르는 큰 여자전류에 의해 여전히 낮은 효율특성을 가지는 문제점이 있었다. 본 논문에서는 경 부하 및 대기전력모드 동작 시 변압기에 흐르는 여자전류를 최소화함으로 효율을 개선한 회로를 제안하였으며 50인치 PDP TV PSU (Power Supply Unit)에 있어서 대기전력 및 보조전원으로 사용된 74W 플라이백 컨버터에 적용하여 비교 검토하여 보았다.