• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2008.11a
• /
• pp.154-155
• /
• 2008

대전류용 전력소자를 제조하기 위해 고밀도 트렌치를 형성하여 이들을 병렬로 연결시켜 트렌치 게이트 NMOSFET를 제작하였다. 고밀도 트렌치 소자를 제작한 후 케이트 산화막 두께에 따른 전류-전압 특성을 분석하였다. 트렌치 측벽의 게이트 산화막 두께는 트렌치 측벽의 결정방황에 따라 산화막 두께가 다르게 성장된다. 특히 게이트 산화막 두께의 균일도가 나쁘거나 두꺼울수록 케이트 전류-전압 특성은 다르게 나타난다. 트렌치 형상에 따라 측벽의 산화막 두께가 불균일하거나 혹은 코너 부분의 산화막이 두께가 앓게 증착됨을 알 수 있었다. 이는 트렌치 측벽의 결정방향에 따라 산화막 성장 두께가 다르기 때문이다. 이러한 산화막 두께의 균일도를 향상시키기 위해 트렌치 코너 형상을 개선하여 트렌치 측벽의 게이트 산화막의 두께 균일도를 높였으며, 그 결과 소자의 전기적 특성이 개선되었다.

• Journal of the Korean Institute of Telematics and Electronics C
• /
• v.35C no.12
• /
• pp.59-65
• /
• 1998

In this paper, a novel rail-to-rail input stage circuit with improved transconductance Is designed. Its excellent performances over whole common-mode input voltage Vcm range is demonstrated by circuit simulator HSPICE. The novel input stage circuit comprises additional 4 input transistors and 4 current sources/sinks. It maintains DC currents of signal amplifying transistors when one of the differential input stage circuits operates, but it reduces these currents to 1/4 when both differential input stage circuits operates, As a result, a operational amplifier with the novel circuit maintains nearly constant transconductance performance and unity-gain frequency in strong inversion region. The novel circuit allows an optimal frequency compensation and uniform operational amplifier performance over whole Vcm range.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.08a
• /
• pp.202-202
• /
• 2010

최근 반도체 소자의 미세화에 따라, 단채널 효과에 의한 누설전류 및 소비전력증가 등이 문제가 되고 있다. DRAM의 경우, 캐패시터 영역의 축소문제가 소자집적화를 방해하는 요소로 작용하고 있다. 1T-DRAM은 기존의 DRAM과 달리 캐패시터 영역을 없애고 상부실리콘의 중성영역에 전하를 저장함으로써 소자집적화에 구조적인 이점을 갖는다. 또한 silicon-on-insulator (SOI) 기판을 이용할 경우, 뛰어난 전기적 절연 특성과 기생 정전용량의 감소, 소자의 저전력화를 실현할 수 있다. 본 연구에서는 silicon-germanium-on-insulator (SGOI) 기판을 이용한 1T-DRAM의 열처리온도에 따른 특성 변화를 평가하였다. 기존의 SOI 기판을 이용한 1T-DRAM과 달리, SGOI 기판을 사용할 경우, strained-Si 층과 relaxed-SiGe 층간의 격자상수 차에 의한 캐리어 이동도의 증가효과를 기대할 수 있다. 하지만 열처리 시, SiGe층의 Ge 확산으로 인해 상부실리콘 및 SiGe 층의 두께를 변화시켜, 소자의 특성에 영향을 줄 수 있다. 열처리는 급속 열처리 공정을 통해 $850^{\circ}C$와 $1000^{\circ}C$로 나누어 30초 동안 N2/O2 분위기에서 진행하였다. 그리고 Programming/Erasing (P/E)에 따라 달라지는 전류의 차를 감지하여 제작된 1T-DRAM의 메모리 특성을 평가하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.425-425
• /
• 2012

유기물/무기물 나노 복합체를 사용하여 제작한 메모리 소자는 간단한 공정과 3차원의 고집적, 그리고 플렉서블한 특성을 가지고 있어 차세대 전자 소자 제작에 매우 유용한 소재이기 때문에 많은 연구가 진행되고 있다. 다양한 유기물 메모리 소자중에서 유기 쌍안정성 소자(organic bistable devices, OBD)의 전하 수송 메커니즘은 많이 연구가 되었지만, 트랩의 밀도와 분포에 따른 전기적 특성에 대한 연구는 미흡하다. 본 연구에서는 두 전극 사이에 나노 입자가 분산되어 있는 유기물 박막에 존재하는 트랩의 밀도와 분포로 인해 같은 인가전압에서도 다른 전도율이 나타나는 현상을 분석하였다. 하부 전극으로 Indium-tin-oxide가 코팅된 유리기판과 상부 전극인 Al 사이에 나노입자가 분산된 폴리스티렌 박막을 기억 매체로 사용하는 OBD를 제작하였다. OBD의 전기적 특성을 관찰하기 위하여 space-charge-limited-current (SCLS) 모델을 사용한 이론적인 연구를 실험 결과와 비교 분석하였다. 계산된 전류-전압 결과는 트랩 깊이에 따른 가우스 분포로 이루어진 개선된 SCLS 모델을 사용하였을 때 측정된 전류-전압 결과와 잘 일치 하였다. 낮은 인가전압에서 Ohmic 전류가 생기는 것을 개선된 SCLS 모델과 병렬저항을 사용하여 설명하였다. 이 연구 결과는 유기물/무기물 나노 복합체를 사용하여 제작한 OBD의 트랩의 밀도와 분포에 따른 전기적 특성을 이해하는데 도움을 준다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.596-596
• /
• 2012

모듈 상태에서의 태양전지 효율에 영향을 주는 외부 요인으로는 풍력과 눈 등의 하중으로 인한 물리적 스트레스와 자외선을 포함하는 광범위한 파장 대역의 빛의 영향 등이 있다. 따라서 본 연구에서는 태양전지의 야외 노출 시간에 따른 소자의 특성 및 효율 변화를 분석하고자 효율이 17.14%인 결정질 태양전지를 18시간 야외에서 노출 시켜 6시간 간격으로 전기적 특성을 분석해 태양전지의 여러 파라미터 변화를 분석하고자 한다. 본 실험에서는 태양전지의 외부 노출에 의한 소자 특성 및 파미미터 변화를 확인하고자 일정 시간 간격으로 노출 된 solar cell에 대한 Dark I-V, Light I-V 측정을 하였다. DIV 측정을 통해 노출 시간이 증가할수록 동일전압 대비 current가 증가하는 것을 알 수 있었다. 또한 역방향 전압에서는 누설전류가 증가함을 확인하였다. Turn-on 전압 감소와 누설전류 증가, 직렬저항의 변화로 인한 소자의 파라미터 변화를 확인하기 위한 LIV 측정에서는 노출 시간 증가에 따라 단락전류 $0.177(mA/cm^2)$, 개방전압 2.699 (mV), 곡선인자 0.5%가 감소하였으며, 소자의 효율도 0.27% 감소하였다. 이처럼 태양전지의 외부 노출은 소자의 파라미터를 감소시키고 최종적으로 소자의 효율을 저해하는 원인이 됨을 확인하였다.

• Korean Chemical Engineering Research
• /
• v.48 no.6
• /
• pp.737-740
• /
• 2010

High leakage current and threshold voltage shift(${\Delta}Vth$) are demerits of a-Si:H TFT. These characteristics are influenced by gate insulator and active layer film quality, surface roughness, and process conditions. The purpose of this investigation is to improve off current($I_{off}$) and ${\Delta}V_{th}$ characteristics. Nitrogen-rich deposition condition was applied to gate insulator, and hydrogen-rich deposition condition was applied to active layer to reduce electron trap site and improve film density. $I_{off}$ improved from 1.01 pA to 0.18 pA at $65^{\circ}C$, and ${\Delta}V_{th}$ improved from -1.89 V to 1.22 V.

• The Proceedings of the Korean Institute of Illuminating and Electrical Installation Engineers
• /
• v.5 no.1
• /
• pp.46-56
• /
• 1991

In this paper, the variable speed control of permanent magnet synchronous motor driven by a sinus¬oidal PWM inverter based on maximum torque sensitivity is presented. The developed torque or speed control is achieved by the field orientation technique. For the field orientation, the resolver is used as the rotor positioning sensor mounted on the motor shaft without pull-out of the synchonism at any speed. To show the validity of proposed control method, the simulation and experimental results are provided. The advantages of the proposed control method are to achieve the fast current and speed responses.

• Proceedings of the KIEE Conference
• /
• 2007.07a
• /
• pp.1339-1340
• /
• 2007

본 연구에서는 이종 차원 나노선과 나노입자의 결합에 따른 단일 나노선 소자의 전기적 특성 및 메모리 효과를 연구하였다. 열증착법으로 성장 된 p 형 Si 나노선에 Atomic Layer Deposition (ALD) 방법으로 10nm의 $Al_{2}O_{3}$를 증착한 후 Low Precensure - Chemical Vapor Deposition (LP-CVD)를 이용하여 Polycrystalline Sicon(Poly-Si)을 Si 나노선 위에 5nm 증착하고 습식 에칭법을 이용하여 poly Si 내의 $SiO_x$를 제거하여 Si 나노입자를 Si 나노선 위에 형성시켰다. 그 후 포토리소그래피 공정을 이용하여 Top gate 형태의 나노선-나노입자 이종결합 Field-Effect Transistor (FET) 소자를 제작하여 게이트 전압에 따른 드레인 전류-전압($I_{DS}-V_{DS}$)의 변화를 측정하여 나노선의 전기 소자로서의 특성을 확인하고, 게이트 전압을 양방향으로 swing 하면서 인가하여 $I_{DS}$ 전류 특성이 변화하는 것을 통해 메모리 효과를 조사하였다. 또한 나노입자의 결합이 게이트 전압의 인가 시간에 따라 드레인 전류에 영향을 미치는 것을 확인하여 메모리 소자로서의 가능성을 확인하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.08a
• /
• pp.206.1-206.1
• /
• 2013

유기 혼합물을 사용한 비휘발성 메모리 소자는 간단히 공정 할 수 있고 생산성이 높기 때문에 많은 연구가 진행 중이다. 하지만 종류가 많은 유기 혼합물 중에서, [6,6]- phenyl-C85 butyric acid methyl ester (PCBM) 나노 입자가 고분자 박막에 분산되어 있는 유기 혼합물을 사용하여 제작한 메모리 소자에 대한 연구는 아직 미미하다. 본 연구에서는 PCBM 나노 입자를 포함한 polymethyl methacrylate (PMMA) 박막을 활성층으로 사용하는 비휘발성 메모리 소자를 제작하고 활성층의 두께를 변화하며 전기적 특성과 안정성에 대한 실험을 통해 성능을 평가했다. 소자는 PCBM 나노 입자와 PMMA를 클로로벤젠으로 용해시킨 후에 초음파 교반기를 사용하여 PCBM 나노 입자가 PMMA용액에 고르게 섞이도록 해서 제작하였다. Indium tin oxide (ITO)가 증착한 유리기판 위에 PCBM/PMMA 형성된 고분자 용액을 여러가지 rpm 속도로 스핀 코팅하였다. 용매를 가열해서 제거하여, PCBM 나노 입자가 PMMA에 분산된 두께가 다른 박막을 형성 하였다. 상부 전극은 분산된 PMMA 박막 위에 열 진공 증착기를 이용하여 제작하였다. 본 연구에서 전류-전압 (I-V) 측정을 사용하여 메모리 소자의 기억층의 두께 변화에 따른 전기적 성질을 관찰 하였다. I-V 측정 결과는 특정 두께의 박막에서 큰 ON/OFF 전류 비율을 보였다. 기억층의 두께가 최적화된 소자로 형성된 박막에서 전류-시간 유지 특성을 측정하여 소자의 ON/OFF 비율이 $1{\times}104$ 초까지 유지되는 것을 확인 할 수 있었다. 나노 입자가 포함된 박막의 특정 두께에서 성능이 향상된 메모리 특성을 보이는 것을 확인하였다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.12 no.12
• /
• pp.2247-2252
• /
• 2008

The SiOC films as the carbon doped silicon oxide film were prepared with the variation of flow rater ratios by plasma enhanced chemical vapor deposition. The samples were analyzed by the fourier transform infrared spectroscopy, I-V measurement and scanning electron microscopy. The samples were shown the chemical shift according to the flow rate ratios, and the grain did not formed at the sample with hybrid properties. The leakage currents decreased according to the increasing of the substrate temperature at the sample with hybrid properties, but the potential barrier increased.