• 조명전기설비학회논문지
• /
• 제21권2호
• /
• pp.94-98
• /
• 2007

자속구속형 초전도 사고전류 제한기는 평상시 자기적인 결합에 의해 철심의 히스테리시스 손실이 발생하지 않는 특징이 있다. 그러나 사고시에는 사고전류증가로 인해 고온초전도 소자의 저항발생과 함께 철심의 포화가 발생할 경우 제한기의 사고전류제한 특성을 저하시키는 현상이 발생하게 된다. 따라서 본 논문에서는 이를 분석하고 억제하기 위한 설계방안을 도출하기 위해 자속구속형 고온초전도 사고전류 제한기의 구성요소인 자속구속 리액터의 히스테리시스 특성을 고려한 사고전류 제한특성을 분석하였다. 이를 위해 제한기의 등가회로와 사고전류 제한실험으로부터 히스테리시스 곡선을 도출하였다. 1, 2차권선의 인덕턴스 비에 따른 히스테리시스 곡선으로부터 인덕턴스비가 증가함에 따라 제한되는 사고전류크기는 증가한 반면 사고시 자속구속형 사고전류제한기의 구성요소인 철심의 포화가 억제됨을 확인할 수 있었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2015년도 제46회 하계학술대회
• /
• pp.1256-1256
• /
• 2015

방열판과 같이 전류나 전압원에 연결된 도체의 구조물은 유기된 전류에 의해 전파를 방사하게 된다. 이때의 전류 분포는 도체 구조물의 형상과 주파수에 따른 전류 분포를 갖게 되는데, 이는 모드의 특성 해석을 통하여 분석할 수 있다. 원치 않는 전파의 방사를 이 특성 모드 해석을 통하여 분석하고, 이를 통해서 효율적인 접지 위치를 선정 후 최적의 저항을 사용하여 원치 않는 전파의 방사가 최소가 되도록 한다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 제38회 하계학술대회
• /
• pp.2004-2005
• /
• 2007

고온 초전도체를 이용한 자속구속형 사고전류제한기는 1차권선과 2차권선을 감는 방향이나 감은 횟수의 비율에 따라서 부하전류용량과 전류제한용량이 다르다. 부하전류용량은 사고 발생 시 최초의 전류 제한 레벨과 밀접하게 관련이 되는데 자속구속형 사고전류제한기에서 최초의 전류 제한 레벨은 인덕턴스에 의해서 결정되기 때문이다. 전류제한용량은 사고전류제한기의 임피던스와 관계된다. 이 논문에서 자속구속형 사고전류제한기의 변압기 특성을 변화시키면서 부하전류용량과 전류제한용량의 변화를 살펴보았다.

• 전력전자학회논문지
• /
• 제3권1호
• /
• pp.61-69
• /
• 1998

본 논문은 예측전류제어기의 연산시간에 의한 전압형 PWM 인버터의 과도상태 특성 저하를 개선하기 위한 부분보상 예측전류 제어기에 관한 연구로서, 먼저 부분보상 예측전류제어 시스템에 대한 해석을 통해 과도상태시 정정시간을 최소화할 수 있는 가중치를 구하였다. 또한 부분보상 예측전류제어에 의한 PWM 인버터의 출력전압 포화 경계조건을 유도하여 포화현상이 예측전류제어기의 과도응답 특성에 미치는 영향을 살펴보았다. 끝으로 부분보상 예측전류제어기를 능동전력필터에 적용하여 가중치에 따른 과도응답 특성을 실제전류와 샘플링전류를 중심으로 고찰하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년도 추계학술대회 논문집 전기물성,응용부문
• /
• pp.65-66
• /
• 2006

AIGaN/GaN 고전자 이동도 트랜지스터 (High Electron Mobility Transistors, HEMTs)는 와이드 밴드-갭과 높은 항복 전계 및 우수한 채널 특성으로 인해 마이크로파 응용분야와 전력용 반도체에서 각광받고 있다. 최근, 전력 응용분야에서 요구되는 높은 항복 전압과 출력, 우수한 주파수 특성을 획득하기 인해 이중 게이트 AIGaN/GaN HEHTs에 관한 연구가 발표되고 있다. 본 논문에서는 AIGaN/GaN HEMTs에 이중 게이트를 적용하여, 두 개의 게이트와 드레인, 소스의 누설 전류를 각각 측정하여 이중 게이트 AIGaN/GaN HEMTS의 누설 전류 메커니즘을 분석하였다. 또한 제안된 소자의 $SiO_2$ 패시베이션 전 후의 누설 전류 특성을 비교하였다. $SiO_2 $ 패시베이션되지 않은 소자의 누설 전류는 드레인, 소스와 추가 게이트로부터 주 게이트로 흐른 반면, 패시베이션 된 소자 누설 전류는 드레인으로부터 주 게이트 방향의 누설 전류만 존재하였다. $SiO_2$ 패시베이션 된 소자의 누설 전류는 (87.31 nA ) 패시베이션 되지 않은 소자의 누설 전류 ( $8.54{\mu}A$ )에 비해 의게 감소하였다.

• 한국환경과학회:학술대회논문집
• /
• 한국환경과학회 2001년도 가을 학술발표회 발표논문집
• /
• pp.77-79
• /
• 2001

본 연구에서는 전기분해에 의한 양식장 배출수중의 유기물질 및 암모니아를 전류밀도, 전극간격에 따른 제거 특성을 살펴보았다. 전극간격 및 전류밀도에 따른 제거효율은 전극간격이 가까울수록, 전류밀도가 클수록 제거효율은 증가하였다 유기물질은 107.5A/$m^2$의 전류밀도에서 반응기 체류시간 8분동안 98.5%, 암모니아는 전류밀도를 107.15A/$m^2$로 유지하고, 간격을 변화시키면서 반응기 체류시간 120sec동안 암모니아의 제거율을 보면 92.6%의 제거효율을 나타내었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2015년도 제46회 하계학술대회
• /
• pp.890-891
• /
• 2015

본 논문에서는 속도 제어를 위한 가변자속 메모리 모터(Variable Flux Memory Motor)의 특성과 감자전류 산정에 대하여 다루었다. 서론에서는 VFMM에 대한 특징 및 설계를 위한 분석 방안을 제시하였으며, 메모리모터의 동작 원리와, 정밀한 해석 방법은 본론을 통하여 자세히 다루었다. 감자전류는 프라이자흐 모델을 이용하여 초기 자석의 자화량을 비선형 적으로 구한 후 인가된 d축 전류에 따른 변화된 자화량 및 기전력 값들을 반복적인 연산을 통하여 신뢰성 있는 감자전류를 산정하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2008년도 제39회 하계학술대회
• /
• pp.798-799
• /
• 2008

초전도전력케이블에서 교류손실은 케이블의 효율을 저하시킬 뿐만 아니라 냉동기비용 증가로 인한 기존 케이블과의 가격경쟁에서 경제성을 저하시키는 주된 요인으로 작용하기 때문에 이의 상용화에 앞서 교류손실에 대한 정확한 규명이 되어야 한다. 그러나 다수본으로 구성되는 단층원통형의 고온초전도전력케이블에서 교류손실을 올바르게 평가하는 것은 테이프의 상이한 임계전류, 전압리드의 배열, 전류분포의 불균일성 및 인접한 테이프에 흐르는 전류위상 상이 등 복잡한 영향인자 때문에 매우 난해하다. 본 연구에서는 고온초전도전력케이블과 같은 단층원통형 고온초전도도체를 제작하여 실험적으로 교류손실 특성을 규명하였고, 또한 전류용량이 교류손실 특성에 미치는 영향을 실험적으로 조사하였다. 결과 원통형 고온초전도도체에서 교류손실 특성은 전류용량보다는 임계전류밀도에 더 의존하였다.

• 한국조명전기설비학회지:조명전기설비
• /
• 제10권5호
• /
• pp.66-74
• /
• 1996

본 연구는 자계내에서 직류 차단설비의 아크소호 현상을 규명하기 위하여 침대 평판 전극에 부극성 직류 고전압 인가시 아크전압 및 전류 그리고 이들 파형특성을 자계세기의 변화에 따라 연구 검토하였다. 본 연구에서 얻은 중요한 결론은 다음과 같다. 자계가 인가되지 않았을 때는 아크동특성이 나타나지 않고 아크전압의 감소와 아트전류의 증가가 순간적으로 이루어진 후, 일정하게 유지되었을 뿐만아니라 전류 파형으로부터 아크방전이 연속적으로 발생됨을 알수 있었다. 자계가 인가되면 아크동특성이 나타난후, 서서히 아크전압이 감소되고 증가되고 아크전류는 감소되었다. 그리고 전류파형으로부터 아크방전은 단속적으로 됨에 따라 전류영점이 나타남을 알 수 있었고, 전류영점이 나타나는 주기와 아크방전의 단속 주기가 일치하였으며 자계가 증가될수록 주기도 증가되었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.328.1-328.1
• /
• 2016

높은 집적도를 가진 소자에 대한 요구가 커지면서 낸드 플래시 메모리에 대한 연구가 많이 이루어 지고 있다. 그러나 소자의 크기가 작아지면서 게이트 누설 전류, 셀간 간섭, 단 채널 효과 등과 같은 문제들이 발생한다. 이에 따라 제한된 공간에서의 coupling ratio값을 증가시켜야 하는 문제가 주목 받으면서 얇은 절연층에 대한 많은 연구가 진행되고 있다. 본 연구에서는 절연층 구조를 비대칭으로 사용한 낸드 플래시 메모리의 전기적 특성을 멀티 오리엔테이션 모델을 포함한 3차원 TCAD 시뮬레이션을 이용하여 계산하였다. 메모리 소자가 각 셀 간의 절연층을 가질 때 낮은 셀 간 간섭과 높은 coupling ratio 값을 가진다. 절연층 구조의 높이와 방향의 두께가 증가할수록 게이트 누설 전류의 값이 감소하였다. 또한 비대칭 절연층 구조의 플래시 메모리에서 플로팅 게이트의 on-current 레벨과 전위 값이 기존의 플래시 메모리에 비해 크게 나타나는 시뮬레이션 결과값을 관찰하였다. 비대칭 절연층 구조를 가지는 플래시 메모리는 게이트 누설 전류에 영향을 미치는 절연층 주위의 전기장의 값이 기존 구조에 비해 약 30 % 감소하였고 같은 프로그램 동작 전압에서 플로팅 게이트에 주입되는 전하의 양 또한 증가하였다. 이 연구 결과는 낸드 플래시 메모리 소자에서 게이트 누설 전류 문제를 감소시키고 프로그램 특성을 증진시키는데 도움이 된다.