• Journal of the Korean Institute of Intelligent Systems
• /
• v.17 no.4
• /
• pp.569-574
• /
• 2007

최근 많은 광대역 유무선 통신 응용분야에서 OFDM(Orthogonal Frequency Division Multiplexing) 방식을 표준기술로 채택하고 있다. OFDM 방식의 고속 무선 데이터 통신을 위한 FFT 프로세서는 일반적으로 DSP(Digital Signal Processing)로 구현되었으나, 큰 전력 소비를 필요로 한다. 따라서, OFDM 통신방식의 단점인 전력문제를 보완하기 위해서 전류모드 FFT LSI가 제안되었고, 저소비전력 전류모드 FFT LSI를 동작시키기 위해서는 전류모드를 전압모드로 바꾸는 VIC(Voltage to Current Converter) 그리고 다시 전류모드를 전압모드로 바꾸어 주는 IVC(Current to Voltage Converter)가 필요하다. 그러나, OP-AMP로 구현되는 종래의 IVC는 회로규모가 크고, 전력소비가 크며, LSI 내에 크고 정확한 높은 저항을 필요로 한다. 또한 전류모드신호처리에서 많이 이용되는 Current Mirror 회로 등의 출력단자로부터 전류신호를 입력받은 경우, 입력단자간의 전위차가 발생하며, DC offset 전류가 발생하는 등의 문제점을 갖는다. 따라서 본 연구에서는 저전력 동작이 가능하고, 향후, single chip 응용이 가능한 IVC를 $0.35{\mu}m$ 공정에서 설계함으로서, $0.35{\mu}m$ 공정에서의 전류모드 FFT LSI의 전압모드 출력이 가능해졌다 설계된 IVC는 FFT LSI의 출력이 디지털신호로 환산한 ${\pm}1$인 점을 감안하여, 전류모드 FFT LSI의 출력이 $13.65{\mu}A$ 이상일 때에 3.0V의 전압을 출력하고, FFT LSI의 출력이 $0.15{\mu}A$ 이하일 때에 0.5V 이하의 전압을 출력하도록 하였으며, IVC의 총 소비전력은 약 1.65mV이하로 평가되었다.

• JOURNAL OF ELECTRICAL WORLD
• /
• no.4 s.11
• /
• pp.49-52
• /
• 1968

국제연합은 매년 정기적으로 세계각국의 인구, 산업, 경제, 무역 기타에 관한 상당히 광범한 통계를 발표하고 있다. 그 중에서도 우리에게 가장 관계가 깊은 전력 및 에너지의 생산과 소비에 관한 새로운 통계자료가 최근에 발표되었다. 이 자료는 비종 통계가 발표되기 시작하면서부터 제10회째의 것으로서 전세계의 약 170 개국의 1965년까지의 실적이 국가별로 상세하게 분류되어 기재되어 있다. 비종 통계는 그 통계가 매우 힘이 드는 일일 뿐만 아니라 특히 공산권 제국의 수치는 파악하기가 상당히 어려운 실정이어서 결국 전체를 집계하는데는 1년 이상이나 걸리는 매우 힘든 사업이라고 할 수 있다. 아래에서 이 자료를 중심으로 하여 전력 및 일차에너지의 생산과 소비에 관한 세계 주요국의 개황을 소개하기로 한다.

• Proceedings of the IEEK Conference
• /
• 2003.07b
• /
• pp.971-974
• /
• 2003

본 논문은 DI(delay insensitive) 지연 모델을 적용한 비동기 회로의 데이터 전송시 발생되는 신호 천이의 수를 감소시키기 위한 새로운 데이터 인코딩 기법과 신호 천이 방법을 제시한다. DI 지연 모델을 적용한 비동기 시스템은 배선 지연에 관계없이 동작이 필요한 모듈에만 데이터와 핸드쉐이크를 위한 이벤트 신호를 전송하는 장점을 갖는다. 그러나 신호의 유효성과 동작 완료 검출을 위해 듀얼레일 데이터 인코딩이 필요하며 이는 비동기 회로의 크기를 증가시키고 이로 인해 전력 소비가 증가한다. 전력 소비를 감소시키기 위해 신호 천이의 수를 줄여야 하며, 본 논문에서는 제안한 신호 천이 기법을 적용하여 실험적으로 약 21%의 전력 소비 감소 결과를 얻었다.

• 에너지협의회보
• /
• s.40
• /
• pp.63-73
• /
• 1996

중국의 전력소비는 1980-92년간 연율 7.9$\%$ 증가했으며, 1992-2010년간 실질 GNP 성장률이 연율 8$\%$라는 전제하에 전력소비는 연률 7.8$\%$증가할 것이다.(1992-2000년간은 연율 9$\%$, 2000-2010년간은 연율 7$\%$ 예상). 가정 및 상업부문 전기소비가 산업부문보다 급속히 증가할 것으로 보이는데, 이것은 소득증가로 가전기기의 보유가 늘어나기 때문이다. 지속적인 GNP서장의 제약요인으로 SOx, NOx, $CO_2$ 배출 등 환경 문제가 될 것이며, 발전 송전 배전인프라 건설에 필요한 자본투자규모가 1조달러에 이른다. 2010년에는 3백만b/d의 석유, 1백만톤의 석탄, 13.5백만톤의LNG 등 에너지수입에 국제수지균형이 애로요인으로 작용할 것으로 보인다.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.13 no.10
• /
• pp.4506-4513
• /
• 2012

The purpose of this study is to analyze the causality of electricity consumption and econmic growth and draw policy implications. To do this, we used Testing Prodedures of Unit Root and Cointegration and then VECM and Granger causality test using data taken from China over the period 1971 to 2008. As results, there are long and short term causalities between electricity consumption and economic growth of China. These results provide a few implications to policy analysts in China. First it is still available that the electricity comes before the economic development. The increase of electricity consumption promotes economic growth. Of course there are other factors to the economic growth, but the stable supply of electricity is necessary. Second, this paper confirms the assertion that the increase of GDP expands electric consumption is valid.

• Journal of the Korea Society of Computer and Information
• /
• v.14 no.12
• /
• pp.9-16
• /
• 2009

Energy consumption as well as performance should be considered when designing up-to-date multicore processors. In this paper, we propose new design technique to reduce the energy consumption in the instruction cache for multicore processors by using modified filter cache. The filter cache has been recognized as one of the most energy-efficient design techniques for singlecore processors. The energy consumed in the instruction cache accounts for a significant portion of total processor energy consumption. Therefore, energy-aware instruction cache design techniques are essential to reduce the energy consumption in a multicore processor. The proposed technique reduces the energy consumption in the instruction cache for multicore processors by reducing the number of accesses to the level-1 instruction cache. We evaluate the proposed design using a simulation infrastructure based on SimpleScalar and CACTI. Simulation results show that the proposed architecture reduces the energy consumption in the instruction cache for multicore processors by up to 3.4% compared to the conventional filter cache architecture. Moreover, the proposed architecture shows better performance over the conventional filter cache architecture.

• Proceedings of the Korean Information Science Society Conference
• /
• 2003.10c
• /
• pp.607-609
• /
• 2003

자율적으로 구성 되는 Ad­hoc 망에서 에너지원의 특성이 다른 노드들 간의 다른 우선순위를 주어서 라우팅에 참여 하게 한다. 즉 전력 면에서 풍부한 노드는 전력 소비가 큰 작동인 라우팅 동작에 적극적으로 참여하고 전력 면에서 부족한 노드는 라우팅 동작에 참여 비율을 낮추어서 전력을 아낀다. 이러한 방법은 전처적인 노드의 사용가능 지속 시간을 높일 수 있다. 특히 소규모의 Ad­hoc 망의 경우 노드 하나 하나가 계속해서 통신에 참여해야 하기 때문에 전체 적으로 전력 소비에 균형을 맞추는 방법이 필요하다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2006.10a
• /
• pp.257-260
• /
• 2006

계층적 메모리 구조는 성능 향상 이외에도 하위 캐쉬로의 접근을 줄임으로서 전체적인 소비 전력 효율을 높이는 방법으로 사용될 수 있다. 본 논문에서는 임베디드 프로세서의 대표적인 StrongARM의 단일 계층 구조를 대상으로 프로세서에 근접한 명령어 캐쉬를 새로 추가하여 첫 번째와 두 번째 계층의 명령어 캐쉬 크기에 따라 변화하는 소비 전력을 모의실험을 통해 측정하고 두 계층의 명령어 캐쉬 크기에 따른 상호 관계에 대해 알아본다. 직접 사상과 32B의 블록 크기를 갖는 L0 명령어 캐쉬를 삽입하여 에너지 효율이 가장 높은 크기를 찾아보고 효율적 크기에서 소비전력을 측정한 결과 온 칩 구조로 가정한 프로세서 전체의 소비 전력이 최대 약 65%로 감소됨을 볼 수 있으며, L1 명령어 캐쉬가 두 배씩 증가함에 따라 에너지 효율적인 L0 명령어 캐쉬의 크기 또한 두 배씩 증가함을 알 수 있다.

• KIPS Transactions on Computer and Communication Systems
• /
• v.3 no.11
• /
• pp.393-402
• /
• 2014

We have experienced an explosive increase of the IoT(Internet of Things) technology based devices including smart phones and the wireless communications. Also the growing power consumption in IEEE 802.11 WLANs(Wireless LANs) driven by these dramatic increases in not only mobile users and but also wireless APs(Access Points). To reduce the power consumption, this paper proposes a wireless AP power saving algorithm, which minimizes the transmission power without decrease the transmission and carrier sense ranges. A wireless AP which is use in our algorithm checks its own original coverage periodically for whether there is a new STA(Station) or not when its transmission power is decreased. Moreover, if there are no signaling message to connect the wireless AP, it changes its operation mode Wake-up to sleep. A Result shows that the proposed AP algorithm can reduce the total power consumption of the wireless AP approximated 18% and 35% compared to the conventional wireless AP with and without the existing power saving algorithm, respectively.

• Proceedings of the Korean Information Science Society Conference
• /
• 2008.06b
• /
• pp.464-468
• /
• 2008

본 논문은, H,264/AVC 비디오 코덱의 저전력용 CAVLC 디코더를 위한 coeff_token 회로의 면적을 최적화 한 설계를 제시한다. CAVLC 디코더의 전력 소비를 줄이기 위해서 coeff_token 회로에서의 메모리 참조 빈도수를 줄이는 여러 가지 방법이 제안되어 왔다. 본 논문에서는 기존의 저전력용으로 개발된 coeff_token 회로 중 가장 전력 소비가 낮은 방식의 메모리 구조와 수식 계산 회로를 변형시켜서 전력 소비를 같은 수준으로 유지하면서도 면적을 더욱 줄이는 방법을 제안한다. 본 연구결과를 삼성 0.18 um 공정을 대상으로 합성한 결과 기존 방식에 비해서 1.1% 면적이 줄어드는 성과를 거두었다.