• Title/Summary/Keyword: 전력승수

Search Result 60, Processing Time 0.026 seconds

DC Solid-State Circuit Breaker with Simple Structure (간단한 구조를 갖는 DC Solid-State Circuit Breaker)

  • Kim, Jin-Young;Choi, Seung-Soo;Kim, In-Dong;Nho, Eui-Cheol
    • Proceedings of the KIPE Conference
    • /
    • 2013.07a
    • /
    • pp.495-496
    • /
    • 2013
  • 전력효율을 높일 수 있는 DC 전송이 주요 관심사가 됨에 따라 전력품질에 대한 기술이 요구된다. DC 그리드의 전력품질을 위해서는 반도체 차단기(Solid-State Circuit Breaker : SSCB)는 필수요소이다. 따라서 본 연구에서는 DC 그리드에 적용 가능한 SSCB (Solid-State Circuit Breaker : SSCB)을 제안한다. 제안한 회로는 단락 사고를 모의하고 시뮬레이션과 실험을 통해 시스템의 동작 특성을 검증하였다.

  • PDF

A Novel DC Solid State Circuit Breaker with Rebreaking and Reclosing Capability (재투입과 재차단의 기능을 갖는 새로운 DC SSCB)

  • Kim, Jin-Young;Choi, Seung-Soo;Kim, In-Dong
    • Proceedings of the KIPE Conference
    • /
    • 2015.07a
    • /
    • pp.518-519
    • /
    • 2015
  • 전력효율을 높일 수 있는 DC 전송이 주요 관심사가 됨에 따라 전력품질에 대한 기술이 요구된다. DC 그리드의 전력품질을 위해서는 반도체 차단기는 필수요소이다. 따라서 본 연구에서는 신속한 차단이 가능하고 재투입과 재차단 기능을 갖는 반도체 차단기를 제안한다. 제안한 회로는 단락 사고를 모의하고 시뮬레이션과 실험을 통해 시스템의 동작 특성을 검증하였다.

  • PDF

Low-Power Multiplication Processing Element Hardware to Support Parallel Convolutional Neural Network Processing (합성곱 신경망 병렬 연산처리를 지원하는 저전력 곱셈 프로세싱 엘리먼트 설계)

  • Eunpyoung Park;Jongsu Park
    • Journal of Platform Technology
    • /
    • v.12 no.2
    • /
    • pp.58-63
    • /
    • 2024
  • CNNs tend to take a long time to learn and consume a lot of power due to lack of system resources with many data processing units when there are repetitive handles that do not have high performance in the image field. In this paper, we propose a handling method based on a low-power bus that can increase the exchange rate of multipliers and multiplicands within the convolution mixer, which is a tendency activity that occurs when a convolution mixer has multiplication, which is the core element of combination. Convolutional neural networks have proprietary low-power shared processor support and the design was implemented on an Intel DE1-SoC FPGA board using Verilog-HDL. The experiments validated the performance by comparing it with the exchange rate of the multiplier originally proposed by Shen on MNIST's numeric image database.

  • PDF

Renewable generation and electic system costs (신재생발전과 전력계통비용)

  • Kim, Seung-su;Moon, Kee-whan;Jeong, Ik
    • Proceedings of the Korea Technology Innovation Society Conference
    • /
    • 2017.11a
    • /
    • pp.201-207
    • /
    • 2017
  • 신정부의 재생에너지 확대 정책 추진으로 인해 파생될 수 있는 전력공급안정성 문제를 전력계통운영의 비용부담 관점에서 조사하였다. 재생에너지의 점유율 정도에 따른 추가 계통비용을 세부적으로 분류하고 이를 비용화한 연구의 사례분석결과를 통해 우리나라 전력수급계획 수립시 고려할 시사점을 제시하고자 하였다.

  • PDF

Design of High Efficiency Power Supply and Power Amplifier for Ultrasonic Parametric Array Transducer (초음파 파라메트릭 어레이 트랜스듀서용 고효율 전원 및 전력 증폭기 설계)

  • Kim, Jin-Young;Choi, Seung-Soo;Kim, In-Dong;Moon, Won-Kyu
    • Proceedings of the KIPE Conference
    • /
    • 2015.07a
    • /
    • pp.149-150
    • /
    • 2015
  • 압전 마이크로머신 초음파 트랜스듀서(Piezoelectric micro-machined ultrasonic transducers)는 DC 바이어스 전압을 인가해야 구동되는 특성을 가지고 있다. 따라서 초음파 트랜스 듀서를 구동하기 위한 전력증폭기는 DC 바이어스 전압이 요구되므로 기존의 전력증폭기에 비해 효율이 매우 낮아지게 된다. 이를 해결하기 위해 본 논문에서는 압전 마이크로머신 초음파 트랜스듀서를 구동하기 위한 고효율 전력증폭기를 제안한다. 전력증폭기는 AMP부와 전원부로 나뉘며, AMP부는 Class B Amp를 사용하여 높은 증폭 선형성을 갖는다. 전원부는 Amp를 구동하기위한 DC-DC converter가 에너지 회수 동작을 하므로 전력증폭기의 효율을 높일 수 있다. 본 연구에서는 압전 마이크로머신 초음파 트랜스듀서를 구동하기 위한 전력증폭기 회로를 제시하고 시뮬레이션과 실험을 통해 동작 특성을 검증한다.

  • PDF

현대전 $C^3$I 역할

  • Lee, Sang-Cheol;Kim, Yeong-Gi;Lee, Seong-U
    • The Magazine of the IEIE
    • /
    • v.15 no.1
    • /
    • pp.72-83
    • /
    • 1988
  • 본문에서는 현대전에 있어서 군전력의 핵심이 되는 지휘. 통제, 통신 및 정보(C3I)체계에 대하여 논의코자 한다. 먼저 C3I에 대한 이해를 돕기 위하여 C3I 체계의 기능과 계층별 구조 및 그 운용 개념등을 설명하였다. 우리나라의 C3I체계 구현을 위해서 선진국의 C3I체계 개발 현황을 소개하였고 소요 핵심 기술과 특히 연구 개발자를 위한 군요구 정의 방안을 제시하였다. 끝으로 체계 개발을 위한 점진적 개선 방안을 건의 하였고 군 전력 승수(force multiplier)로써의 C3I 역할을 설명하였다.

  • PDF

Analysis of Low-power·Light-weight Protocol for Heterogeneous Internetworking (이기종 연동을 위한 저전력·경량 프로토콜 분석)

  • Yang, Seung-Su;Shim, Jae-Sung;Park, Seok-Cheon
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2016.10a
    • /
    • pp.814-815
    • /
    • 2016
  • IoT 환경 구축을 위한 스마트 디바이스는 점차 증가할 것으로 예상되며 이에 이기종 연동을 위한 저전력 경량화 프로토콜의 중요성이 높아지고 있다. 따라서 본 논문에서는 기존 표준 프로토콜에 대한 장 단점을 분석하여 향후 IoT 환경 구축에 적합한 표준 프로토콜의 발전 방안을 제시하였다.

A Study of Optimum design for Reactor Control System (원자로 자동제어계의 최적설계에 관한 연구)

  • 고병준;신현국
    • Journal of the Korean Institute of Telematics and Electronics
    • /
    • v.12 no.5
    • /
    • pp.25-30
    • /
    • 1975
  • 원자로제어계에 필요한 전력요구량을 과거방법과는 달리 원자여불규칙잡음을 최소화하는 N. Wiener 해법과 Bode-Shonnon방법을 이용하여 최적화하였고 원자로내부귀환을 고려하므로서 더 복잡한 System의 이용을 가능하게 하였다. 결정된 Lagrange 미정승수 값은 1.2였으며, 이에 대한 시간응답을 HITICHI-505 Analog계산기로 입증하였다.

  • PDF

A Study on the Terrain Information Effects in Combat Simulation (전투 시뮬레이션에서의 지형정보효과에 관한 고찰)

  • Kim, Gak-Gyu;Choi, Kyung-Hwan;Lee, Sang-Heon
    • Journal of the Korea Society for Simulation
    • /
    • v.21 no.2
    • /
    • pp.11-17
    • /
    • 2012
  • The past combats depended often on a number of firepower and manpower. However, integrated decision support viewpoint from communications, surveillance, reconnaissance, intelligence and so forth in combats witnessed in the Gulf, the Middle East, and Afghanistan have changed the trends of combat. That is, the force multipliers which many support systems enhance the combat potential of the fighting forces significantly become big issues to win or not in that combat. According to changing recent combat trend, Lanchester's combat model is being challenged to develop keeping pace with the new trend. We approach this paper as mathematical modeling about how the effect of terrain affects in the combat. Terrain information is invisible, but it is necessary to consider for analysis of warfare. Additionally, tangible or intangible elements affecting to attrition coefficients are continuely reflected to the combat model from decision-makers, then it will be a model closer to the reality and very suggestive to the actual world.

Parameterized Soft IP Design of Complex-number Multiplier Core (복소수 승산기 코어의 파라미터화된 소프트 IP 설계)

  • 양대성;이승기;신경욱
    • The Journal of Korean Institute of Communications and Information Sciences
    • /
    • v.26 no.10B
    • /
    • pp.1482-1490
    • /
    • 2001
  • 디지털 통신 시스템 및 신호처리 회로의 핵심 연산블록으로 사용될 수 있는 복소수 승산기 코어의 파라미터화된 소프트 IP (Intellectual Property)를 설계하였다. 승산기는 응용분야에 따라 요구되는 비트 수가 매우 다양하므로, 승산기 코어 IP는 비트 수를 파라미터화하여 설계하는 것이 필요하다. 본 논문에서는 복소수 승산기의 비트 수를 파라미터화 함으로써 사용자의 필요에 따라 승수와 피승수를 8-b∼24-b 범위에서 2-b 단위로 선택하여 사용할 수 있도록 하였으며, GUI 환경의 코어 생성기 PCMUL_GEN는 지정된 비트 크기를 갖는 복소수 승산기의 VHDL 모델을 생성한다. 복소수 승산기 코어 IP는 redundant binary (RB) 수치계와 본 논문에서 제안하는 새로운 radix-4 Booth 인코딩/디코딩 회로를 적용하여 설계되었으며, 이를 통해 기존의 방식보다 단순화된 내부 구조와 고속/저전력 특성을 갖는다. 설계된 IP는 Xilinx FPGA로 구현하여 기능을 검증하였다.

  • PDF