• 대한전자공학회논문지SD
• /
• 제46권1호
• /
• pp.15-23
• /
• 2009

정확한 연산이 필요한 마이크로프로세서에서 소프트 에러에 대한 면밀한 연구들이 진행되었다. 마이크로프로세서 구성원 중에서도 메모리 셀은 소프트 에러에 가장 취약하고, 소프트 에러가 발생했을 때 중요한 정보들과 명령어들을 가지고 있기 때문에 전체 프로세스와 동작에 큰 영향을 미치게 된다. 아키텍처 레벨에서 이러한 소프트 에러를 발견하고 정정하기 위한 방법으로 오류 검출 및 정정 코드가 많이 사용되고 있으며, Itanium, IBM PowerPC G5등의 마이크로프로세서는 Hamming 코드와 Hasio 코드를 L2 캐쉬에 사용하고 있다. 하지만 이러한 연구들은 대형 서버에 국한되었으며 전력 소모에 대한 고려는 되지 않았다. 고집적 저전력 임베디드 마이크로프로세서의 출현과 함께 동작과 문턱 전압이 낮아짐에 따라 임베디드 마이크로프로세서에서도 오류 검출 및 정정 회로의 필요하게 되었다. 본 논문에서는 SimpleScalar-ARM을 이용하여 L2캐쉬의 입출력 데이터를 분석하고, 임베디드 마이크로프로세서에 적합한 32 비트 오류 검출 및 정정 회로의 H-matrix를 제안한다. 그래서 H-spice를 사용하여 modified Hamming 코드와 비교한다. 본 실험을 위해 MiBench 벤치마크 프로그램과 TSMC 0.18um 공정이 사용되었다.

• 한국정보통신학회논문지
• /
• 제16권6호
• /
• pp.1250-1259
• /
• 2012

본 논문에서는 저전압 고해상도 축차근사형 아날로그-디지털 변환기를 위한 시간-도메인 비교기를 제안한다. 제안하는 시간-도메인 비교기는 클럭 피드-스루 보상회로를 포함한 전압제어지연 변환기, 시간 증폭기, 그리고 바이너리 위상 검출기로 구성된다. 제안하는 시간-도메인 비교기는 작은 입력 부하 캐패시턴스를 가지며, 클럭 피드-스루 노이즈를 보상한다. 시간-도메인 비교기의 특성을 분석하기 위해 다른 시간-도메인 비교기를 가지는 두 개의 1V 10-bit 200-kS/s 축차근사형 아날로그-디지털 변환기가 0.18-${\mu}m$ 1-poly 6-metal CMOS 공정에서 구현된다. 11.1kHz의 아날로그 입력신호에 대해 측정된 SNDR은 56.27 dB이며, 제안된 시간-도메인 비교기의 클럭 피드-스루 보상회로와 시간 증폭기가 약 6 dB의 SNDR을 향상시킨다. 구현된 10-bit 200-kS/s 축차근사형 아날로그-디지털 변환기의 전력소모와 면적은 각각 10.39 ${\mu}W$와 0.126 mm2 이다.

• 한국산학기술학회논문지
• /
• 제21권2호
• /
• pp.601-610
• /
• 2020

최근, 세계적인 기후변화로 인하여 여름철마다 가뭄으로 인한 피해는 점점 심각해지는 상태이다. 이러한 문제를 해결하기 위하여, 산간오지에는 고정(콘크리트)보가 아닌 수위조절이 가능한 가동보가 설치되고 있다. 기존의 가동보 구동방식은 시설관리 및 인력소모로 인해 고가의 운용비용이 발생하여 운용상 어려움을 겪고 있다. 또한, 가동보는 대부분 전력계통과 연계하여 사용하고 있으므로 오지에 설치되는 경우, 전력계통 연계비용에 대한 부담이 증가하고 운용비용도 상승하는 문제점이 발생되고 있다. 따라서, 본 논문에서는 상기의 문제점들을 해결하기 위하여, 가동보(공압식)에 공급되는 기존의 전원을 태양광모듈과 리튬이온전지를 이용한 자연에너지 전원공급시스템으로 대체하는 최적 운용알고리즘과 리튬이온전지의 SOC(state of charge) 평가 알고리즘을 제시한다. 또한, 전력계통의 상용해석 프로그램인 PSCAD/EMTDC를 이용하여 50kW 전원공급시스템의 모델링을 수행하여, 독립운전모드와 계통연계운전모드에서 안정적으로 운용되고 있음을 확인하고, 투자비용에 대한 편익을 분석하여 상용화 가능성을 제시한다.

• 대한환경공학회지
• /
• 제39권12호
• /
• pp.698-705
• /
• 2017

전과정평가 기법을 적용하여 재생 플라스틱을 사용한 휴대폰 충전기의 전과정 환경영향을 정량화하고, 신재 플라스틱과 재생플라스틱의 환경영향을 비교하였다. 충전기의 제조전, 제조, 유통, 사용 및 폐기를 포함하는 전과정 단계별로 자원고갈, 산성화, 부영양화, 지구온난화, 오존층고갈, 광화학산화물생성 환경영향을 분석하였다. 자원고갈 및 지구온난화 영향범주에서는 충전기의 사용단계 환경영향이 각각 94.4%, 70%를 차지하여 가장 큰 환경영향을 나타냈고, 그 외 영향범주에서는 제조전단계의 환경영향이 98% 이상을 차지하였다. 사용단계의 경우 충전기에 의해 소모되는 전력이 주요 원인이고, 제조전단계 경우 PBA (Printed Board Assembly)와 외장 Case 제조공정이 주요 원인이었다. 외장 Case에 사용되는 재생 PC (Polycarbonate)의 환경개선 효과를 정량화하기 위해 재생 PC와 신재 PC 각 1 kg 생산할 때의 환경영향을 평가하였다. 재생 PC는 신재 PC 대비 자원고갈영향은 30% 수준이며 다른 영향범주에서는 5% 미만으로 잠재적인 환경개선효과가 큰 것으로 분석되었다. 연구에 활용된 주요 데이터 및 가정에 대해 민감도 분석을 수행하였고, 총 12개 항목 분석결과 모든 항목에서 민감도는 10% 미만으로 도출되어 연구 결과의 신뢰도는 높다고 판단된다. 이 연구결과를 통해 충전기의 친환경성 개선을 위해서는 PBA의 소형/경량화 설계, 충전효율의 개선, 재생플라스틱 사용 확대가 전과정 환경영향을 줄이는데 중요한 설계 인자임을 확인하였다.

• 전자공학회논문지
• /
• 제51권9호
• /
• pp.82-90
• /
• 2014

본 논문에서는 선형성을 가진 파노라믹 스캔 라이다(PSL) 시스템용의 4-채널 차동 트랜스임피던스 증폭기 어레이를 0.18-um CMOS 공정을 이용하여 구현하였다. PSL시스템을 위한 성능의 비교분석을 위하여 전류모드 및 전압모드의 두 종류 트랜스임피던스 어레이 칩을 각각 구현하였으며, 채널당 1.25-Gb/s 동작속도를 갖도록 설계하였다. 먼저 전류모드 칩의 경우, 각 채널 광 수신입력단은 전류미러 구조로 구현하였으며, 특히 로컬 피드백 입력구조로 개선하여 낮은 입력저항과 낮은 잡음지수를 가질 수 있도록 설계하였다. 칩 측정 결과, 채널 당 $69-dB{\Omega}$ 트랜스임피던스 이득, 2.2-GHz 대역폭, 21.5-pA/sqrt(Hz) 평균 잡음 전류 스펙트럼 밀도, -20.5-dBm 수신감도, 및 1.8-V 전원전압에서 4채널 총 147.6-mW 소모전력을 보이며, 1.25-Gb/s 동작속도에서 크고 깨끗한 eye-diagram을 보인다. 한편, 전압모드 칩의 경우, 각 채널 광 수신입력단은 인버터 입력구조로 구현하여 낮은 잡음지수를 갖도록 설계하였다. 칩 측정 결과, 채널 당 $73-dB{\Omega}$ 트랜스임피던스 이득, 1.1-GHz 대역폭, 13.2-pA/sqrt(Hz) 평균 잡음 전류 스펙트럼 밀도, -22.8-dBm수신감도, 및 4채널 총 138.4-mW 소모전력을 보이며, 1.25-Gb/s 동작속도에서 크고 깨끗한 eye-diagra을 보인다.

• 한국컴퓨터정보학회논문지
• /
• 제16권7호
• /
• pp.1-11
• /
• 2011

사용자들의 높은 요구 사항을 만족시키는 컴퓨팅 시스템을 개발하기 위해 프로세서의 성능을 향상시키기 위한 연구는 지속적으로 진행되어 왔다. 공정 기술 발달을 비롯한 다양한 기술 발전을 통하여 프로세서의 성능은 비약적으로 발전하였으나 그 이면에는 새로운 문제들이 발생하게 되었다. 그 중에서, 최근 들어 주된 문제점 중 하나로 인식되고 있는 열섬 현상은 칩의 신뢰성에 심각한 영향을 미치기 때문에 프로세서 설계 시 성능, 전력 효율성과 함께 반드시 고려되어야 한다. 과거에는 기계적인 냉각 기법으로 프로세서의 온도를 효과적으로 제어할 수 있었지만, 최근에는 프로세서의 성능이 높아져 발생되는 온도가 높아 냉각 비용이 급속히 증가하고 있다. 이로 인해, 최근의 온도 제어 연구는 기계적인 냉각 기법보다는 구조적 기법을 통한 온도 제어에 더욱 집중되는 추세를 보이고 있다. 하지만, 구조적 기법을 통해 온도를 제어하는 방안은 프로세서의 온도를 낮추는 데에는 효율적이지만 이를 위해 성능을 희생한다는 단점이 존재한다. 따라서, 기계적 냉각 기법을 통해 프로세서의 온도를 효율적으로 제어할 수 있다면, 성능 저하가 발생되는 구조적 기법을 통한 온도 제어기법의 사용 빈도가 줄어 그 만큼 성능이 향상될 수 있을 것으로 기대된다. 본 논문에서는 고성능 멀티코어 프로세서에서 발생하는 온도를 기계적인 냉각 기법이 얼마나 효율적으로 제어할 수 있는지를 상세하게 분석해 보고자 한다. 공랭식 냉각기와 수랭식 냉각기를 이용하여 다양한 실험을 수행한 결과, 공랭식 냉각기와 비교하여 수랭식 냉각기가 온도를 효과적으로 제어하는 반면에 전력 소모가 더 많음을 확인할 수 있다. 특히, 1W의 전력을 통해 낮출 수 있는 온도를 분석해 보면 공랭식에 비해서 수랭식이 더 효율적임을 알 수 있으며, 수랭식 냉각기의 경우에는 냉각 단계가 냉각 효율은 오히려 감소하게 됨을 확인할 수 있다. 실험 결과를 바탕으로 온도에 따라 적절하게 기계적 냉각 기법을 활용한다면 프로세서의 온도를 더욱 효과적으로 제어할 수 있을 것으로 기대된다.

• 한국통신학회논문지
• /
• 제40권8호
• /
• pp.1588-1596
• /
• 2015

사물인터넷에서는 센서와 같은 자원이 제한된 장치들이 인터넷을 경유하여 통신하고 정보를 공유할 수 있다. 이러한 경량화 장치가 응용계층에서 데이터를 전송할 수 있도록 IETF에서는 전송계층 UDP를 이용하는 CoAP을 표준으로 제정하였으며, 보안을 위해 DTLS를 사용할 것을 권고하고 있다. 그러나 DTLS는 데이터 손실, 단편화, 리오더링 그리고 리플레이 공격 문제를 해결하기 위해 부가적인 보상 기술이 추가되었다. 이로 인해 DTLS는 TLS 보다 성능이 저하된다. 경량화 장치는 배터리로 구성된 경우, 배터리 효율의 극대화를 위해 저전력으로도 동작될 수 있는 보안 설계 및 구현 역시 반드시 고려되어야 한다. 따라서 본 논문에서는 에너지 소비량 관점에서 DTLS의 성능에 대해 논의하고자 한다. 성능 분석을 위해 Cooja 시뮬레이터를 이용하여 센서 장치와 IEEE 802.15.4 기반의 네트워크 실험 환경을 구축하였다. 실험 환경을 통해 DTLS 통신을 하고자 하는 서버와 클라이언트의 에너지 소비량을 각각 측정하였다. 또한 DTLS의 핸드쉐이크 Flight 별 에너지 소모량, 처리 시간 및 수신 시간, 전송 데이터 크기를 측정하여 코드 크기, 암호 프리미티브 그리고 단편화 관점에서 분석된 결과를 함께 기술하였다.

• 인터넷정보학회논문지
• /
• 제15권4호
• /
• pp.125-133
• /
• 2014

컬럼-지향 데이터베이스 저장소는 우수한 입출력 성능으로 대용량 데이터 분석 시스템을 위한 매우 진보적인 모델이다. 전통적인 데이터 저장소는 빠른 쓰기 연산을 위하여 한 레코드의 속성들을 하드디스크에 연속적으로 배치되어 있는 가로-지향 저장 모델을 활용하였다. 하지만 검색이 대부분인 데이터웨어하우스 시스템을 위해서는 월등한 판독 성능 때문에 컬럼-지향 저장소가 더 적합한 모델이 되고 있다. 또한 최근에는 플래시 메모리를 사용한 SSD가 고속 데이터 분석 시스템을 위한 적합한 저장 매체로 인식되고 있다. 이제 플래시 메모리는 비휘발성, 낮은 전력소모, 빠른 데이터 접근 속도 등의 특징으로 최신 데이터베이스 서버의 핵심 저장 요소로 충분한 기반이 되었다. 하지만 컬럼 압축의 느린 특성과 일반 RAM 메모리에 비하여 상대적으로 느린 플래시 메모리 연산 특성을 고려하여 기존의 트랜잭션 처리 기법을 개선할 필요가 있다. 본 연구에서는 효율적인 트랜잭션 처리를 위하여 컬럼-인지 다중 버전로킹(CaMVL) 기법을 제안한다. CaMVL은 로크 관리 과정에서 플래시의 느린 쓰기 연산과 지우기 연산을 효과적으로 제어하기 위하여 멀티 버전 읽기를 허용하고 압축 로크를 허용하여 트랜잭션 처리 성능을 높인다. 또한 성능 검증을 위하여 시뮬레이션 모델을 제안하였으며 실험 결과 분석을 통하여 CaMVL이 기존의 트랜잭션 처리 기법보다 우수함을 확인하였다.

• 한국통신학회논문지
• /
• 제30권11A호
• /
• pp.1027-1034
• /
• 2005

수십 센터미터 이내의 오차를 만족시키는 거리/위치인식 기능 및 저속 데이터 송수신 기능 구현을 주목적으로 발족된 저속 WPAN(LR-WPAN: Low Rate Wireless Personal Area Network)의 표준화 그룹인 IEEE802.15.4a에서는 간단하고 경제적이며 전력 소모가 적은 송수신기 구조를 요구한다. 이에 본 논문에서는 PEWB(Parallel Energy Window Banks)를 이용한 독창적인 비동기 OOK(On-Off Keying) 방식 UWB(Ultra-Wide Band) 송수신기 구조를 제안한다. 또한 무선 다중경로 페이딩 채널 상황을 다소 극복할 수 있게 유연성 있는 운영이 가능한 송수신기 구조를 위해 펄스 및 비트 반복 기법을 사용한다. 제안된 송수신기 구조의 잡음 특성 분석을 위해 chi-square 분포가 적용되며, 반복적 계산을 통해 얻어진 최적임계값을 적용하며 비트오율 성능을 분석한다. 모의실험 결과, 10-5의 비트오율을 얻기 위한 신호대잡음비 및 수신에너지 적분시간은, LOS(Line-Of-Sight) 주거 환경의 경우 15.3dB, 32ns이고, NLOS(Non-Line-Of-Sight) 실외 환경의 경우 16.2dB, 72ns이다. 최소의 비트오율을 얻기 위한 적분에너지 대 전체 수신에너지 비는 약 $86\%$이다.

• 한국전자파학회논문지
• /
• 제19권1호
• /
• pp.15-22
• /
• 2008

본 논문에서는 전송 선로 이론을 기반으로 분산형 증폭기의 역방향 전류 성분을 수식적으로 분석하고, 역방향 전류 성분을 상쇄시켜 최소화하기 위한 최적의 전송 선로의 길이를 구하는 방법을 제시하였다. 기존의 설계방법에서는 역방향 전류 성분을 종단 부하를 통해 단순히 소모시키는 형태이므로 게이트와 드레인 전송 선로의 길이 결정 기준이 설계상에서 뚜렷하게 주어져 있지 않았지만, 제안하는 방법에서는 역방향 전류 성분들이 서로 상쇄가 일어나도록 하는 전송 선로의 길이를 결정하는 이론적 바탕을 제시함으로써 좀 더 체계적인 설계 방법을 제시하고 있다. 제안하는 이론의 검증을 위하여 회로 시뮬레이션을 수행하였고, pHEMT 트랜지스터를 이용하여 차단 주파수가 3.6 GHz인 최적 전송 선로를 이용한 분산형 증폭기를 제작하였다. 측정을 통해 얻은 결과로서 동작 주파수 범위 내에서 최대 이득은 14.5 dB, 최소 이득은 12.8 dB로 측정되었다. 또한, 제안하는 분산형 증폭기의 측정된 효율은 3 GHz에서 25.6 %로 기존의 일반적인 분산형 증폭기에 비해 약 7.6 % 개선되었다. 출력 전력은 일반적인 분산형 증폭기에 비해 약 1.7dB 개선된 10.9 dBm을 얻었다. 이러한 성능 개선은 역방향 전류의 상쇄로 인한 것으로 분석된다.