• 한국진공학회:학술대회논문집
• /
• 한국진공학회 1999년도 제17회 학술발표회 논문개요집
• /
• pp.152-152
• /
• 1999

1Gb급 이상 기억소자의 캐패시터 재료로 주목받고 있는 (Ba,Sr)TiO3 [BST] 박막의 전극재료로는 Pt, Ru, Ir과 같은 금속전극과 RuO2, IrO2와 산화물 전도체가 유망한 것으로 알려져 있다. 그런데, DRAM의 집적도가 증가하게 되면, BST같은 고유전율 박막을 유전재료로 사용한다 하더라도, 3차원적인 구조가 불가피하게 때문에 기존의 sputtering 방법으로는 우수한 단차피복성을 얻기 힘들므로, MOCVD법이 필수적이다. 본 연구에서는 기존에 연구되었던 Pt에 비해 식각특성이 우수하고, 비교적 낮은 비저항을 갖는 Ru 박막증착에 대한 연구를 행하였다. 본 연구에서는 수직형의 반응기와 저항 가열 방식의 susceptor로 구성된 저압 유기금속 화학증착기를 사용하여 최대 6inch 직경을 갖는 기판 위에 Ru박막을 증착하였다. Precursor로는 기존에 연구된 적이 없는 bis-(ethyo-$\pi$-cyclopentadienyl)Ru (Ru(C5H4C2H5)2, [Ru(EtCp)2])를 사용하였으며, bubbler의 온도는 85$^{\circ}C$로 하였다. Si, SiO2/Si를 사용하였으며, 증착온도 25$0^{\circ}C$~40$0^{\circ}C$, 증착압력 3Torr의 조건에서 Ru 박막을 증착하였다. Presursor를 운반하는 수송기체로는 Ar을 사용하였으며, carbon과 같은 불순물의 제거를 위해 O2를 첨가하였다. 증착된 박막은 XRD, SEM, 4-point probe등을 통해 구조적, 전기적 특성을 평가하였으며, 열역학 계산을 위해서는 SOLGASMIX-PV프로그램을 사용하였다. Ru 박막의 증착에 있어서 산소의 첨가는 필수적이었으며, Ru 박막의 증착속도는 30$0^{\circ}C$~40$0^{\circ}C$의 온도 영역에서 200$\AA$/min으로 일정하였으며, 첨가된 산소의 양이 적을수록 더 치밀하고 평탄한 표면형상을 보였으며, 또한 더 낮은 전기 전도도를 보였다. 그리고 증착된 박막은 12~15$\mu$$\Omega$cm 정도의 낮은 비저항 값을 나타냈으며 이것은 기존의 sputtering 법에 의해 증착된 Ru 박막의 비저항 값들과 비교될만하다. 한편, 높은 온도, 높은 산소분압 조건에서 RuO2의 형성을 관찰하였으며, 이것은 열역학적인 계산을 통해서 잘 설명할 수 있었다.

• 전기의세계
• /
• 제45권5호
• /
• pp.17-22
• /
• 1996

PLD 장치는 진공 또는 반응가스가 채워진 챔버안에 다층 박막을 증착시킬 수 있는 여러개의 타겟홀더와 기판홀더가 존재하고 물질을 기화시켜 박막을 증착시키기 위해 외부 에너지원으로 고출력 레이저가 사용되며, 일련의 광학장치들은 타겟표면에 레이저 빔을 접속시키고 주사하기 위해 사용된다. 타겟표면에 접속된 레이저 빔은 타겟표면 물질을 플라즈마 (또는 플룸) 상태로 만들고 이 플룸이 결정화에 알맞는 온도로 가열된 기판위에서 결정구조를 가진 박막을 형성한다. 진공장치와 기화에너지원의 분리는 PLD 시스템을 유연하게 해서 내부적으로 기화에너지원의 사용에 의한 제한없이 다른 동작 모드에 쉽게 적용할 수 있다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2001년도 하계학술대회 논문집 C
• /
• pp.1643-1645
• /
• 2001

플라즈마 잠김 이온주입 장치를 개조하여 플라즈마 잠김 이온주입 및 증착 장치를 제작하였다. 박막을 증착하기 위하여 마그네트론 스퍼터를 장착하였다. Si 시료에 TiN막을 형성하기 위하여 $PI^3$

• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2008년도 추계학술대회 초록집
• /
• pp.99-100
• /
• 2008

전기도금 방법은 많은 장점(낮은 증착온도, 두께 조절용이, 낮은 제조비용, 빠른 증착속도, 복잡한 형상의 물체 증착 가능 등)을 가지고 있으며 현재 FPCB의 소재인 FCCL을 제조 하는데 핵심 공정으로 많이 사용되고 있다. Sulfate 및 Pyrophosphate 용액으로부터 Cu 박막/후막을 제조 하였으며 공정 변수가 최종 도금된 Cu 박막/후막에 미치는 영향을 고찰하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 추계학술대회 논문집
• /
• pp.206-206
• /
• 2009

RF Magnetron Sputtering 방법을 통해 ZnS:Mn 박막 형광체를 증착한 다층 TFEL (Thin-Film Electroluminescent) Backlight 소자를 제작하였다. Alumina 기판 위에 Au 전극과 PMN 후막 유전체를 Screen printing 기법으로 층을 형성하였다. 그 위에 MgO 박막 유전체를 E-Beam 장비를 이용하여 증착 후, ZnS:Mn 박막 형광체를 50 W 의 저전력으로 약 8000 ${\AA}$ 두께로 증착하였다. 형광체는 Sputter 증착 시 Sulfur 부족 현상을 보상해주기 위해 ZnS:Mn (0.5%) Target 에 2 at % 의 Sulfur를 첨가하였으며, 상부 전극으로 사용할 ITO 는 DC Magnetron Sputter 를 이용하여 증착하였다. 어닐링 공정은 Air 분위기에서 급속 열처리 장치 (RTA, Rapid Thermal Annealing) 을 이용하여 600 $^{\circ}C$에서 20 분 진행하였다. 이러한 과정들을 통해 저전압 고휘도의 TFEL Backlight 소자를 제조할 수 있었다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2003년도 추계학술발표강연 및 논문개요집
• /
• pp.169-169
• /
• 2003

실리콘 절연막은 반도체 및 디스플레이 소자의 gate 절연막과 보호막으로, 그리고 배선공정에서는 층간절연막(ILD, Inter Layer Dielectric)으로 사용하는데, 주로 IPCVD, PECVD, APCVD법에 의하여 증착되고 있다. 그러나 이러한 방법들은 반도체 소자의 고집적화가 진행됨에 따라 증착온도와 step coverage 및 물성 이 문제점으로 대두되고 있다. 이러한 문제점들을 해결할 수 있는 원자층 증착(ALD, Atomic Layer Deposition)기술은 기판 표면에서의 self-limiting reaction을 통해 매우 얇은 박막을 형성할 수 있고, 두께 및 조성 제어를 정확히 할 수 있으며, 복잡한 형상의 기판에서도 우수한 step coverage를 얻을 수 있어 초미세패턴의 형성과 매우 얇은 두께에서 균일한 물리적, 전기적 특성이 요구되는 초미세 반도체 공정에 적합하다. 또 저온에서 증착이 가능해 유리를 기판으로 사용하는 TFT-LCD소자의 gate 절연막에 적용이 가능하다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2006년도 추계학술대회 논문집 Vol.19
• /
• pp.269-270
• /
• 2006

이온빔 스퍼터를 사용하여 PC기판위에 $TiO_2$ 박막을 증착한 후 광학적 특성을 고찰하였다. 증착 전 어시스트 이온건을 사용하여 아르곤 플라즈마로 표면처리를 하였으며, Ti 박막을 $300{\AA}$정도로 증착한 다음, 그 위에 산소 반응스퍼터링 기법을 사용함으로써 $TiO_2$박막을 증착하였다. 표면처리에 의한 기판의 표면개질로 TI 버퍼층과의 막부착력을 높이고, 아르곤 산소의 분압비를 1로 고정하였을 때, $TiO_2$박막의 두께에 따라서 박막의 색상이 변화는 것을 관찰할 수 있었다. 또한, 아르곤과 산소의 분압 변화에 대한 의존성은 $TiO_2$박막의 색상과 투과율과 같은 광학적인 성질에 영향을 미치는 것을 알 수 있었다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2010년도 하계학술대회 논문집
• /
• pp.309-309
• /
• 2010

Silicon Nitride(SiN) 박막을 펄스드 플라즈마 응용화학기상법을 이용하여 저 소스전력의 $SiH_4-N_2$ 플라즈마에서 증착하였다. Duty ratio의 변화에 따른 이온에너지와 굴절률의 변화를 고찰하였다. 저이온에너지는 증착률과 강한 상관성을 보였다. 이온에너지 변수의 증착률에의 영향은 신경망 모델을 이용하여 고찰하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.136-136
• /
• 2011

반도체 및 전자기기 산업에 있어서 NVM은 아주 중요한 부분을 차지하고 있다. NVM은 디스플레이 분야에 많은 기여를 하고 있는데, 측히 AMOLED에 적용이 가능하여 온도에 따라 변하는 구동 전류, 휘도, color balance에 따른 문제를 해결하는데 큰 역할을 한다. 본 연구에서는 bottom gate 구조의 nc-Si NVM 실험을 진행하였다. P-type silicon substrate (0.01~0.02 ${\Omega}-cm$) 위에 Blocking layer 층인 SiO2 (SiH4:N2O=6:30)를 12.5nm증착하였고, Charge trap layer 층인 SiNx (SiH4:NH3=6:4)를 20 nm 증착하였다. 마지막으로 Tunneling layer 층인 SiOxNy은 N2O (2.5 sccm) 플라즈마 처리를 통해 2.5 nm 증착하였다. 이러한 ONO 구조층 위에 nc-Si을 50 nm 증착후에 Source와 Drain 층을 Al 120 nm로 evaporator 이용하여 증착하였다. 제작한 샘플을 전기적 특성인 Threshold voltage, Subthreshold swing, Field effect mobility, ON/OFF current ratio, Programming & Erasing 특성, Charge retention 특성 등을 알아보았다.

• 한국반도체및디스플레이장비학회:학술대회논문집
• /
• 한국반도체및디스플레이장비학회 2003년도 추계학술대회 발표 논문집
• /
• pp.45-49
• /
• 2003

본 논문에서는 gate 산화막을 위한 Hf oxide 박막을 $Hf(dmae)_4$ (dmae=dimethylaminoethoxide) 전구체로 Direct Liquid Injection Metal Organic Chemical Vapor Deposition (DLI-MOCVD)방법을 이용하여 p-type Si(100) 기판 위에 증착하였다. 이 전구체를 이용하여 $150^{\circ}C$의 낮은 증착 온도에서도 낮은 carbon 농도와 roughness를 가지는 양질의 박막을 증착할 수 있었다. 증착된 박막은 비정질 구조를 나타내었지만 annealing 온도를 증가시킴에 따라서 결정성(monoclinic phase)을 나타내었다. $500{\AA}$으로 증착한 박막을 C-V 와 I-V curve를 통하여 전기적 특성을 평가하였다. 열처리 온도가 증가함에 따라 유효유전상수(k)는 증가하지만 열처리 온도가 $900^{\circ}C$ 이상이 되면 계면층의 형성에 의해 유효유전상수는 감소하게 되고 이에 따라 누설 전류도 감소하게 된다. 산소분위기 $800^{\circ}C$에서 annealing한 $HfO_2$ 박막의 유전상수는 20.1이고, 누설 전류 밀도는 SV에서 $2.2\times10^{-6}A/\textrm{cm}^2$ 로 좋은 전기적 특성을 가진다.