ONO 구조의 nc-si NVM의 전기적 특성

  • 백경현 (성균관대학교 전자전기컴퓨터 공학과) ;
  • 정성욱 (하이닉스 반도체 연구소) ;
  • 장경수 (성균관대학교 전자전기컴퓨터 공학과) ;
  • 유경열 (성균관대학교 전자전기컴퓨터 공학과) ;
  • 안시현 (성균관대학교 전자전기컴퓨터 공학과) ;
  • 이준신 (성균관대학교 전자전기컴퓨터 공학과)
  • 발행 : 2011.02.09

초록

반도체 및 전자기기 산업에 있어서 NVM은 아주 중요한 부분을 차지하고 있다. NVM은 디스플레이 분야에 많은 기여를 하고 있는데, 측히 AMOLED에 적용이 가능하여 온도에 따라 변하는 구동 전류, 휘도, color balance에 따른 문제를 해결하는데 큰 역할을 한다. 본 연구에서는 bottom gate 구조의 nc-Si NVM 실험을 진행하였다. P-type silicon substrate (0.01~0.02 ${\Omega}-cm$) 위에 Blocking layer 층인 SiO2 (SiH4:N2O=6:30)를 12.5nm증착하였고, Charge trap layer 층인 SiNx (SiH4:NH3=6:4)를 20 nm 증착하였다. 마지막으로 Tunneling layer 층인 SiOxNy은 N2O (2.5 sccm) 플라즈마 처리를 통해 2.5 nm 증착하였다. 이러한 ONO 구조층 위에 nc-Si을 50 nm 증착후에 Source와 Drain 층을 Al 120 nm로 evaporator 이용하여 증착하였다. 제작한 샘플을 전기적 특성인 Threshold voltage, Subthreshold swing, Field effect mobility, ON/OFF current ratio, Programming & Erasing 특성, Charge retention 특성 등을 알아보았다.

키워드