• 한국전기화학회:학술대회논문집
• /
• 한국전기화학회 2000년도 추계총회 및 학술발표회
• /
• pp.20-20
• /
• 2000

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2004년도 제26회 학술발표회 초록집
• /
• pp.76-76
• /
• 2004

• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2018년도 춘계학술대회 논문집
• /
• pp.30-30
• /
• 2018

스마트 도금공장을 구축하기 위해서는 도금액 내부의 화학 물질 농도 변화를 측정할 수 있는 화학 센서 기술이 필수적으로 요구된다. 와트욕은 대표적인 고속 니켈 도금액 중 하나로 기본적으로 황산니켈, 염화니켈, 보릭산의 염과 함께 케리어(type-1 광택제), 광택제(type 2-광택제), 응력 제어제 등의 유기 첨가제로 구성되어 있다. 이러한 유기 첨가제는 전차된 니켈층의 두께 균일도, 조도, 미세 구조, 내부 응력 등 다양한 특성을 제어하며, 정밀한 농도 관리가 필수적으로 요구되나, 분석 기술의 부재로 인하여 지금까지도 대부분의 액관리는 할셀법이나 작업자의 경험에 의존하고 있다. Cyclic voltammetry stripping(CVS) 방법은 전기화학 분석 과정에서 나타나는 첨가제의 가속, 감속 특성 등과 여기에 수반되는 stripping peak의 변화를 이용하여 개별 첨가제의 농도를 측정하는 방법이며, 지금까지 인쇄회로기판의 비아필 공정, 전해 동박 제조, 반도체 배선 등 구리도금 산업 전반에 걸쳐 첨가제 관리에 효과적으로 적용되고 있다. 그러나 수소 발생으로 인한 stripping 효율 문제로 인하여 니켈, 주석, 아연 등 표준 환원 전위가 높은 금속 도금액 내부 첨가제 농도 측정은 아직 어려운 상황이다. 본 연구에서는 이 문제를 극복하기 위해 염소를 과량 첨가한 구리 도금액을 CVS 분석의 base 용액으로 이용하여 니켈 도금액 내부 여러 광택제 (polyetylene glycol(PEG) 계열, thiourea 계열, 2-butyne-1,4-diol 등) 농도를 측정하는 법을 제시하였다. 제시된 방법은 CVS 분석 과정에서 구리-염소 사이의 상호 작용으로 인해 생성되는 3가지 stripping peak의 상대적인 크기 변화가 첨가제 농도에 따라 영향을 받는다는 사실에 기반하였다. 본 연구에서는 여기에 관한 원인에 대해 고찰하였으며, 제시된 방법을 통해 광택제 계열 첨가제 농도 측정을 선택적으로 할 수 있다는 것을 증명하였다.

• 마이크로전자및패키징학회지
• /
• 제25권3호
• /
• pp.61-66
• /
• 2018

본 연구에서는 DRAM 제조 집적공정의 금속배선으로 사용하는 구리의 자기 열처리(self-annealing) 후 박막 특성 변화에 대한 연구를 진행하였다. 구리를 증착하고 상온에서 시간이 경과하면 구리가 성장하여 결정체 크기 변화가 생기는데 이를 자기 열처리라고 부른다. 구리 금속의 증착은 전기 도금법(electroplating)을 사용하였다. 구리 도금액으로 유기 첨가물이 다른 두 가지 시료인 기준 도금액과 평가 도금액 두 용액에 대해 평가 하였다. 자기 열처리 시간이 경과함에 따라 시간에 대해 면 저항 값의 변화가 없는 영역과 이후 급격하게 떨어지는 구간으로 나누어지고 최종적으로 포화면 저항 값을 보인다. 최종적인 면 저항 값은 초기 값 대비 20% 개선 효과를 보인다. 평가 전해액의 자기 열처리 효과가 기준 용액 대비 더 빠른 시간 안에 이루어졌는데 이는 유기 첨가물의 차이 때문이다. 개선의 효과 분석으로 TEM 장비를 이용하여 결정체 변화를 관찰하였고 자기 열처리 공정에 의해 효과적인 결정체 성장이 이루어졌음을 발견했다. 또한 단면 TEM 측정 결과 자기 열처리 된 시료는 전류 방향으로의 결정체 경계면 숫자가 줄어드는 bamboo 구조를 보인다. 열적 열하 특성(thermal excursion characteristics) 측정 결과 고온 열처리 대비 자기 열처리 시료가 hillock 특성이 보이지 않고 이는 박막의 신뢰성 특성을 향상 시킨다. Electron backscattered diffraction (EBSD) 측정 결과 결정체가 $2{\mu}m$까지 성장한 결정체를 관찰하였고 스트레스에 의한 void를 억제하는데 유리한 (100) 면 비중이 증가하는 방향으로 결정체 성장이 이루어짐을 알 수 있다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2001년도 하계학술대회 논문집 C
• /
• pp.1918-1920
• /
• 2001

초소형 히트파이프는 고집적 반도체 소자에서 발생되는 열을 효과적으로 소산하기 위한 열교환 장치이다. 초소형 히트파이프는 작동유체가 상 변화 잠열을 이용한 칩 레벨의 냉각 장치이다. 작동유체는 진공으로 밀봉된 공간내에서 외부 동력 없이 모세관력에 의하여 이동한다. 본 논문에서는 실리콘보다 열전도도가 우수하여 발생되는 열을 더욱 빠르게 소산시킬 수 있는 구리 모재의 초소형 히트파이프를 제작한다. 특히, 모세관력은 히트파이프의 성능을 좌우하는 요소이다. 모세관력 향상을 위해서 구리 전기도금으로 이용하여 홈(groove)부분을 제작한다. 윅(wick) 제작, 구리판 접합, 작동유체 충전등으로 초소형 히트파이프를 제작한 후, 성능 실험한 결과를 보여준다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2003년도 하계학술대회 논문집 Vol.4 No.1
• /
• pp.408-411
• /
• 2003

최근 활발하게 연구가 진행되고 있는 마이크로 인덕터는 자기 데이터 저장을 위한 헤드, 자기장 센서, 마이크로 변압기와 휴대폰의 수동 소자와 같은 다양한 분야에 이용되고 있다. 마이크로 인덕터를 제작하기 위해 UV-LIGA 공정을 개발하였다. 도금 공정을 이용하여 마이크로 인덕터의 철심과 구리선 제작하였다. 도금 공정을 위해 필요한 마이크로 몰드는 여러 종류의 thick photoresist를 이용하여 저응력 공정으로 제작하였다. 도금 공정을 이용하여 toroid형 마이크로 인덕터를 제작하였다. 도금 공정에서 발생 할 수 있는 응력을 최소화할 수 있는 공정을 개발하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2005년도 제36회 하계학술대회 논문집 C
• /
• pp.2380-2382
• /
• 2005

UV-LIGA 공정을 이용하여 3차원 마이크로 인덕터 제작 기술에 관하여 연구하였다. 마이크로 인덕터의 코일, 비아(via), 코어(core)의 Multi-layer 제작을 위해 UV-LIGA 공정을 이용하였으며, 전해도금(electro plating)을 위한 씨올기(seed layer)로서는 e-beam evaporator를 이용하여 금속을 증착하였다. 3차원 마이크로 인덕터의 도금 방법으로는 전해도금을 사용하였으며, 코일과 비아 부분은 구리(Cu) 전해도금, 코어 부분은 니켈(Ni)과 철(Fe)의 합금인 퍼멀로이(Ni/Fe) 전해도금을 하였다. 3차원 마이크로 인덕터의 샘플크기로는 코어의 폭은 $300{\mu}m$, 전체 길이는 9.2mm, 두께는 $20{\mu}m$의 구조로 제작되었으며, 코일 부분은 폭이 $40{\mu}m$, 두께는 $30{\mu}m$이며, 코일턴 수는 70회의 구조로 제작하였다.

• 마이크로전자및패키징학회지
• /
• 제15권2호
• /
• pp.29-36
• /
• 2008

본 연구에서는 MEMS 소자의 직접화 및 소형화에 필수적인 through-wafer via interconnect의 신뢰성 문제를 연구하였다. 이를 위하여 Au-Sn eutectic 접합 기술을 이용하여 밀봉(hermetic) 접합을 한 웨이퍼 레벨 MEMS 패키지 소자를 개발하였으며, 전기도금법을 이용하여 수직 through-hole via 내부를 구리로 충전함으로써 전기적 연결을 시도하였다. 제작된 MEMS 패키지의 크기는 $1mm{\times}1mm{\times}700{\mu}m$이었다. 제작된 MEMS패키지의 신뢰성 수행 결과 비아 홀(via hole)주변의 크랙 발생으로 패키지의 파손이 발생하였다. 구리 through-via의 기계적 신뢰성에 영향을 줄 수 있는 여러 인자들에 대해서 수치적 해석 및 실험적인 연구를 수행하였다. 분석 결과 via hole의 크랙을 발생시킬 수 있는 파괴 인자로서 열팽창 계수의 차이, 비아 홀의 형상, 구리 확산 현상 등이 있었다. 궁극적으로 구리 확산을 방지하고, 전기도금 공정의 접합력을 향상시킬 수 있는 새로운 공정 방식을 적용함으로써 비아 홀 크랙으로 인한 패키지의 파괴를 개선할 수 있었다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 하계학술대회 논문집 Vol.9
• /
• pp.338-339
• /
• 2008

현재 PCB (Printed circuit board) 산업은 디스플레이, 모바일 시장의 수요 증가로 인해 활성화 되면서 다앙한 분야로 확대 되어가고 있다. 전자기기의 직접화, 고속파, 사용 주파수 영역의 증가로 인해 수십 GHz 영역에서도 활용이 가능한 소재 및 기판의 필요성이 대두되어 지고 있어 이에 대응할 수 있는 소재 개발도 다양해지고 있다. 본 논문에서는 GHz 영역에서 인쇄회로기판의 회로형태가 특성에 미치는 영향에 대해 연구하였다. 이를위해 패턴도금법과 에칭법으로 회로를 형성하였다. 패턴도금법으로 형성된 시편은 무전해 구리도금 공정을 거친 후 감광성 필름을 이용하여 전해 도금방법을 패턴을 형성하여 회로를 구현하였고, 에칭 패턴 시편은 FR4를 이용하여 동박접합과 도금 공정 후 마스크 패턴을 사용하여 노광, 현상, 에칭 공정을 거쳐 회로를 구성하였다. GHz영역에서 Transmission Line 특성을 분석하였으며 구리 패턴과 절연체사이의 계면형태가 특성에 영향을 주는 것을 확인할 수 있었다.

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2002년도 추계기술심포지움논문집
• /
• pp.67-67
• /
• 2002

패키지 기술의 개발은 저비용, 고성능, 높은 패키징 효율의 추세로 가고 있다. 이러한 추세에 따라 기판재료의 개발 및 구조의 변형이 요구된다. 패키지의 한 형태인 MCM(Multi-Chip Module)에 연성기판을 사용할 경우 fine pattern이 가능하고 부피가 작기 때문에 패키지의 효율이 좋고 또한 reel to reel process에 적용이 가능하기 때문에 대량생산의 이점을 가지고 있다. 연성기판은 좋은 전기적 특성을 가진 polyimide와 구리 층으로 구성된다. 그러나 polyimide와 구리 계층 사이에 약한 접착력과 구리로의 polyamic acid의 diffusion, 다층 기판의 제조의 어려움 등의 문제점을 남겨두고 있다. 본 연구는 일반적인 polyimide/copper가 구조가 가지고 있는 문제점을 해결하고 구리 패턴을 제작하기 위해 에칭을 쓰는 것을 배제함으로 fine pattern을 이루어 내었으며 전기도금으로 완전하게 채워진 pluged via을 사용함으로 각층간의 연결에 신뢰성을 부여하였다. 또한, 연성기판의 구조적인 문제점인 해결하여 다층 연성기판을 제조하려고 한다.