• 마이크로전자및패키징학회지
• /
• 제13권1호통권38호
• /
• pp.37-42
• /
• 2006

유기 박막트랜지스터(OTFTs)제작에서 PVP-게이트 절연막의 형성과 처리가 소자성능에 미치는 영향을 조사하였다. 유기 게이트 용액의 제조에서는 polyvinyl 계열의 PVP(poly-4-vinylphenol)를 용질로, PGMEA (propylene glycol monomethyl ether acetate)를 용매로 사용하였다. 또한 열경화성 수지인 poly(melamine-co-formaldehyde)를 경화제로 사용하여 유기 절연막의 cross-link를 시도하였다. MIM 시료의 전기적 절연 특성을 측정한 결과, PVP-기반 유기 절연막은 용액의 제조에서 PGMEA에 대한 PVP와 poly (melamine-co-formaldehyde)의 농도를 증가시킬수록 낮은 누설전류 특성을 나타내었다. OTFT 제작에서는 PGMEA에 대해 PVP를 20 wt%로 섞은 PVP(20 wt%) copolymer와 5 wt%와 10 wt%의 poly(melamine-co-formaldehyde)를 경화제로 추가한 cross-linked PVP(20 wt%)를 게이트 유전 재료로 사용하였다. 제작된 트랜지스터들에서 전계효과 이동도는 5 wt % cross-linked PVP(20 wt%) 소자에서 $0.31cm^2/Vs$로, 그리고 전류 점멸비는 10 wt% cross-linked PVP(20 wt%) 소자에서 $1.92{\times}10^5$으로 가장 높게 나타났다.

• 한국정보통신학회논문지
• /
• 제21권5호
• /
• pp.876-884
• /
• 2017

TCAD 시뮬레이션을 이용하여 소스 영역으로 오버랩된(Overlapped) 게이트를 가진 실리콘(Si), 게르마늄(Ge)과 실리콘-게르마늄(Si-Ge) Hetero 터널 전계효과 트랜지스터(Tunnel Field-Effect Transistor; TFET)의 터널링 전류 특성을 분석하였다. $SiO_2$를 산화막으로 사용한 Si-TFET의 경우에 포인트와 라인 터널링이 모두 나타나서 험프(Hump) 현상이 나타난다. Ge-TFET는 구동전류가 Si-TFET보다 높으나 누설전류가 높고 포인트 터널링이 지배적으로 나타난다. Hetero-TFET의 경우에 구동전류가 높게 나타나고 누설전류는 나타나지 않았으나 포인트 터널링이 지배적으로 나타난다. $HfO_2$를 산화막으로 사용한 Si-TFET의 경우에 라인 터널링의 문턱전압(threshold voltage)이 감소하여 라인 터널링만 나타난다. Ge과 Hetero-TFET의 경우에 포인트 터널링의 문턱전압이 감소하여 포인트 터널링에 의해 동작되며 Ge-TFET는 누설전류가 증가하였고, Hetero-TFET에서 Hump가 나타난다.

• 접착 및 계면
• /
• 제22권3호
• /
• pp.91-97
• /
• 2021

본 연구는 Parylene C 유전체 표면에 유기 자기조립단분자막(self-assembled monolayer, SAM) 중간층을 도입함으로써 표면특성을 제어하고 최종적으로 유기전계효과 트랜지스터(organic field-effect transistors, OFETs)의 전기적 안정성을 향상시킨 결과를 제시하였다. 유기 중간층을 적용함으로써, Parylene C 게이트 유전체의 표면 에너지를 제어하였으며, OFET의 가장 중요한 성능변수인 전계효과 이동도(field-effect transistor, μ_FET)와 문턱 전압 (threshold voltage, V_th)의 성능향상과 구동 안정성을 증대시켰다. 단순히 Parylene C 유전체를 적용한 Bare OFET에서 μ_FET 값은 0.12 cm²V^-1s^-1가 측정되었으나, hexamethyldisilazane (HMDS)과 octadecyltrichlorosilane (ODTS)를 중간층으로 적용된 소자에서는 각각 0.32과 0.34 cm²V^-1s^-1로 μ_FET가 증가하였다. 또한 1000번의 transfer 특성의 반복측정을 통해 ODTS 처리한 OFET의 μ_FET와 V_th의 변화가 가장 작게 나타남을 확인하였다. 이 연구를 통해 유기 SAM 중간층, 특히 ODTS는 효과적으로 Parylene C 표면을 알킬 사슬로 덮어 극성도를 낮춤과 함께 전하 트래핑을 감소시켜 소자의 전기적 구동 안정성을 증가시킬 수 있음을 확인하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2015년도 제49회 하계 정기학술대회 초록집
• /
• pp.193.2-193.2
• /
• 2015

최근 3차원 반도체의 물질적인 한계를 극복하기 위해 2차원 전이금속 칼코게나이드(TMD)에 대한 연구가 활발히 진행되고 있다. 하지만 TMD 물질의 도핑 방법에 대한 수많은 연구에도 불구하고 대부분이 n채널 물질인 MoS2에 대한 것에 국한되어 있다. 게다가 이전의 TMD 도핑 기술 연구 결과는 채널이 도체화 될 정도의 매우 높은 농도의 도핑 현상만을 보여주었다. 이 연구에서 우리는 WSe2로 만든 p형 채널 트랜지스터에서 Octaecyltrichlorosilane(OTS)층의 농도 조절로 제어가 가능한 약한 농도의 p형 도핑기술을 보여준다. 이 p형 도핑 현상은 OTS의 메틸기(-CH3)그룹에 의한 양성 쌍극자모멘트가 WSe2내의 전자 농도를 낮추는데서 기인한다. 제어가 가능한 p형 도핑은 $2.1{\times}10^{11}cm^{-2}$ 사이에서 $5.2{\times}10^{11}cm^{-2}$로 degenerate되지 않은 정도로 WSe2 기반의 광, 전기적인 소자에서 적절한 농도로 최적화 될 수 있다. (도핑 정도에 따른 문턱전압 상승, 전류 on/off율 상승, 전계효과 이동도 상승, 광응답성 하락, 광검출성 하락) 또한 OTS에서 비롯한 p도핑 효과는 대기중에서 오랜시간이 지나도 작은 성능 변화만을 보여주며(60시간 후 18~34% 문턱전압 감소변화량) $120^{\circ}C$의 열처리를 통하여 저하된 성능이 거의 완벽하게 회복된다. 이 연구는 Raman 분광법과 전기적, 광학적 측정을 통하여 분석되었으며 OTS 도핑현상이 WSe2 박막의 두께와 무관함 또한 확인했다.

• 한국전자파학회논문지
• /
• 제14권6호
• /
• pp.648-654
• /
• 2003

본 논문에서는 비 산화물인 불소화합물 게이트절면막을 이용하여 박막반도체 다이아몬드 MS계면(Metal-Insulator-Semiconductor Interface)의 전기적 안정화를 실현하였다. 특히 산소 게터링 효과(Oxygen-Gettering Effect)에 의한 표면준위 억제를 통해, 박막반도체 다이아몬드 MIS계면에 있어서 최적의 전기적 특성을 부여하는 BiF2 게이트절연막을 개발하였다. 본 논문의 결과에 의하면, BaF$_2$ 게이트 절연막을 이용하여 제작한 A1/BaF2/diamond MIS 다이오드와 MISFET(Metal-Insulator-Semiconductor Field Effect Transistor)로부터 저농도의 ~10101/$\textrm{cm}^2$ eV의 표면준위밀도가 관측되었고, 그리고 이제까지 발표된 다이아몬드 박막반도_체 FET중 최고치인 400 $\textrm{cm}^2$/Vs의 유효이동도가 관찰되었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
• /
• pp.616-616
• /
• 2013

그래핀(Graphene)은 열전도도가 높고 전자 이동도(200,000 cm2V-1s-1)가 우수한 전기적 특성을 가지고 있어 전계 효과 트랜지스터(Field effect transistor; FET), 유기 전자 소자(Organic electronic device)와 광전자 소자(Optoelectronic device) 같은 반도체 소자에 응용 가능하다. 최근에는 아크 방출(Arc discharge method), 화학적 기상 증착법(Chemical vapor deposition; CVD), 이온-조사법(Ionirradiation)등을 이용한 이종원자(Hetero atom)도핑과 화학적 처리를 이용한 기능화(Functionalization)등의 방법으로 그래핀의 전도도를 향상시킬 수 있었다. 그러나 이러한 방법들은 기판의 표면을 거칠게 하며, 그래핀에 많은 결함들이 발생한다는 단점이 있다. 이러한 단점을 극복하기 위해 자가조립 단층막법(Self-assembled monolayers; SAMs)을 이용하여 기판을 기능화한 후 그 위에 그래핀을 전사하면, 자가조립 단층막의 기능기에 따라 그래핀의 일함수를 조절 가능하고 운반자 농도나 도핑 유형을 변화시켜 소자의 전기적 특성을 최적화 할 수 있다 [1-3]. 본 연구에서는 PET(polyethylene terephthalate) 기판에 SAMs를 이용하여 유연하고 투명한 그래핀 전극을 제작하였다. 산소 플라즈마와 3-Aminopropyltriethoxysilane (APTES)를 이용하여 PET 기판 표면 위에 하이드록실 기(Hydroxyl group; -OH)와 아민 기(Amine group; -NH2)를 순차적으로 기능화 하였고, 그 위에 화학적 기상 증착법을 이용하여 합성한 대면적의 균일한 그래핀을 전사하였다. PET 기판 위에 NH2 그룹이 존재하는 것을 접촉각 측정(Contact angle measurement)과 X-선 광전자 분광법(Xray photoelectron spectroscopy: XPS)을 통해 확인하였으며, NH2그룹에 의해 그래핀에 도핑 효과가 나타난 것을 라만 분광법(Raman spectroscopy)과 전류-전압 특성곡선(I-V characteristic curve)을 이용하여 확인하였다. 본 연구 결과는 유연하고 투명한 기판 위에 안정적이면서 패턴이 가능하기 때문에 그래핀을 기반으로 하는 반도체 소자에 적용 가능할 것이라 예상된다.

• 대한전자공학회논문지SD
• /
• 제42권7호
• /
• pp.5-12
• /
• 2005

본 논문에서는 결합된 슈뢰딩거-푸아송 방정식과 전류연속방정식을 셀프-컨시스턴트하게 계산함으로써, 나노-스케일 center-channel (CC) double-gate (DG) MOSFET 디바이스의 전기적 특성 및 구조해석에 관한 연구를 시행하였다. 10-80 nm 게이트 길이의 조건에서 수행한 CC-NMOS의 시뮬레이션 결과를 DG-NMOS 구조에서 시행한 시뮬레이션 결과와의 비교를 통하여 CC-NMOS 구조에서 나타나는 CC 동작특성 메커니즘과, 이로 인한 전류 및 G$_{m}$의 상승을 확인하였다. 문턱 전압 이하 기울기, 문턱 전압 롤-오프, 드레인 유기 장벽 감소의 파라미터를 통하여 단채널 효과를 최소화하기 위한 디바이스 최적화를 수행하였다. 본 나노-스케일 전계 효과 트랜지스터를 위한 2차원 양자역학적 수치해석의 관한 연구를 통하여, CC-NMOS를 포함한 DG-MOSFET 구조가 40나노미터급 이하 MOSFET 소자의 물리적 한계를 극복하기 위한 이상적인 구조이며, 이와 같은 나노-스케일 소자의 해석에 있어서 양자역학적 모델링 및 시뮬레이션이 필수적임을 알 수 있었다.

• 센서학회지
• /
• 제23권2호
• /
• pp.114-121
• /
• 2014

We report a polysilicon active area membrane field effect transistor (PSAFET) pressure sensor for low stress deflection of membrane. The PSAFET was produced in conventional FET semiconductor fabrication and backside wet etching. The PSAFET located at the front side measured pressure change using 300 nm thin-nitride membrane when a membrane was slightly strained by the small deflection of membrane shape from backside with any physical force. The PSAFET showed high sensitivity around threshold voltage, because threshold voltage variation was composed of fractional function form in sensitivity equation of current variation. When gate voltage was biased close to threshold voltage, a fractional function form had infinite value at $V_{tn}$, which increased the current variation of sensitivity. Threshold voltage effect was dominant right after the PSAFET was turned on. Narrow transistor channel established by small current flow was choked because electron could barely cross drain-source electrodes. When gate voltage was far from threshold voltage, threshold voltage effect converged to zero in fractional form of threshold voltage variations and drain current change was mostly determined by mobility changes. As the PSAFET fabrication was compatible with a polysilicon FET in CMOS fabrication, it could be adapted in low pressure sensor and bio molecular sensor.

• Composites Research
• /
• 제36권5호
• /
• pp.342-348
• /
• 2023

최근 웨어러블 소자를 이용한 신체와 주변 온도의 실시간 모니터링에 대한 수요가 급격히 증가하고 있다. 그래핀 기반 써미스터가 고성능 유연 온도 센서로 개발되어 왔다. 본 연구에서는 단일층 그래핀의 온도 측정 성능을 개선하기 위하여 표면에 polyethylenimine(PEI)를 코팅하여 저항 온도 계수(TCR)를 조절하였다. 화학기상증착법(CVD)에 의해 합성한 단일층 그래핀은 습식 전사 공정을 통해 원하는 기판에 전사되었다. PEI에 의한 계면 도핑을 유도하기 위하여, 소수성의 그래핀 표면을 산소 플라즈마 처리를 통해 결함을 최소화하면서 친수성으로 제어하였다. PEI 도핑 효과를 전계효과트랜지스터(FET)를 이용하여 확인하였다. PEI 도핑에 의해서 CVD 그래핀의 TCR 값이 30~50℃의 온도 범위에서 -0.49(±0.03)%/K로 향상된 것을 확인하였다.

• 청정기술
• /
• 제30권1호
• /
• pp.13-22
• /
• 2024

본 연구에서는 6,13-Bis(triisopropylsilylethynyl)pentacene(TP):2-Decyl-7-phenyl[1]benzothieno[3,2-b][1]benzothiophene(BT):Poly styrene (PS) 블랜딩 thin film transistor (TFT)를 제작 광 흡수 센서로의 활용에 대해 탐구한다. BT의 혼합으로 인해 off current 감소와 on/off ratio 향상을 동시에 달성하였다. 특히, TP:BT:PS (1:0.25:1 w/w) 샘플은 우수한 광 흡수 특성을 보여주었고, 이를 통해 높은 성능의 광 흡수 장치 제작이 가능함을 입증했다. 다양한 혼합 비율의 결정 구조와 전기적 특성에 대한 분석을 통해 TP:BT:PS (1:0.25:1 w/w) 샘플이 최적임을 확인하였다. 이 결과는 광 흡수 장치의 발전 뿐만 아니라 혼합 organic semiconductor (OSC)의 광전자 시스템 개발에 긍정적인 기대효과를 미칠 수 있을 것이며, 이를 통해 단일 OSC 사용의 제약을 극복하고, 미세 조정된 광학 응답을 갖춘 고성능 OSC TFT를 제작하여 의료 전자소자, 산업용 전자소자 등에 응용할 수 있을 것으로 기대된다.