• 접착 및 계면
• /
• 제23권3호
• /
• pp.75-79
• /
• 2022

그래핀은 벌집 모양의 sp² 혼성 오비탈 결합으로 이루어진 이차원 탄소 동소체이다. 우수한 전기적, 기계적 특성을 보이며, 차세대 전자소자의 핵심 재료로써 각광을 받고 있다. 그러나, 소자를 구성하는 소재 간의 불안정한 계면 형성으로부터 쉬운 외부 불순물의 침투 혹은 흡착으로 인해 낮은 환경 안정성을 보이고 있다. 따라서 본 연구에서는 고체탄화수소를 그래핀의 전구체로 활용한 직성장을 통해 그래핀 기반 전계효과 트랜지스터의 낮은 환경 안정성을 해결하고자 한다. 직성장으로부터 합성된 그래핀은 이를 활용한 전자소자에서 전하 이동도 및 Dirac 전압의 변화 감소를 통해 높은 구동 안정성을 보였다. 이를 통해 차세대 전자소자의 핵심 재료로써 그래핀을 활용하기 위한 새로운 접근 방법을 제시하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2010년도 하계학술대회 논문집
• /
• pp.337-337
• /
• 2010

갈륨-질화물 (GaN) 기반의 고 전자 이동도 트랜지스터 (High Electron Mobility Transistor, HEMT)는 GaN의 큰 밴드갭 (3.4~6.2 eV), 높은 항복전계 (Ec~3 MV/cm) 및 높은 전자 포화 속도 (saturation velocity $-107\;cm{\cdot}s-1$) 특성과 AlGaN/GaN 등과 같은 이종접합구조(Heterostructure )로부터 발생하는 높은 면밀도(Sheet Concentration)를 갖는 이차원 전자가스(Two-Dimensional Electron Gas, 2DEG) 채널로 인해 차세대 고출력/고전압 소자로서 각광받고 있다. 하지만 드레인 쪽의 게이트 에지부분에 집중되는 전계로 인한 애벌린치 할복현상(Breakdown)이 발생하는 문제점이 있다. 따라서 AlGaN/GaN HEMT의 항복전압 향상을 위한 방법으로 필드플레이트(Field-Plate) 구조가 많이 사용되고 있다. 본 논문에서는 2D 시뮬레이션을 통한 AlGaN/GaN HEMT의 필드플레이트 구조 최적화를 수행하였다. 이를 위해 ATLASTM 전산모사 프로그램을 이용하여 필드플레이트 길이, 절연체 증류 및 두께에 따른 전류 전압 특성 및 전계 분산효과에 대한 전산모사를 수행하여 그 결과를 비교, 분석 하였다, 이를 바탕으로 기존의 구조에 비해 약 300%이상 향상된 항복전압을 갖는 AlGaN/GaN HEMT의 최적화된 필드 플레이트 구조를 제안하였다.

• 접착 및 계면
• /
• 제22권4호
• /
• pp.144-152
• /
• 2021

유기반도체와 게이트 절연체 간 계면전하이동을 이해하는 것은 고성능 유기메모리, 고안정성 유기전계효과 트랜지스터 (이하 유기트랜지스터) 개발에 기여할 수 있다. 본 연구에서는 계면 간 전하이동의 특이거동, 즉 홀전하가 유기반도체에서 고분자절연체로 이동되어 편재화되는 것이 편재화 준위간의 커플링에 의해 비선형적으로 가속화될 수 있음을 최초로 밝혀내었다. 이의 규명을 위해 rubrene 단결정과 Mylar 절연체를 기반으로 한 유기트랜지스터를 vacuum lamination 공정으로 제작하여 반도체-절연체 계면의 반복적인 전사와 박리에도 안정적인 소자를 개발하였다. Rubrene 단결정과 Mylar film의 표면을 각각 광유도 산소 확산법과 UV-오존 처리를 통해 결함을 생성시켰다. 그 결과, 계면 간 전하이동과 이에 의한 바이어스 스트레스 효과가 rubrene과 Mylar가 가진 편재화 준위 간 커플링에 의해 비선형적으로 급격하게 가속화되었음을 관측하였다. 특히, rubrene 단결정에 있는 적은 밀도의 편재화 준위가 계면 간 전하이동을 촉진하는데 가교역할을 함을 밝혀내었다

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2016년도 추계학술대회
• /
• pp.611-613
• /
• 2016

TCAD 시뮬레이션을 이용하여 소스영역으로 오버랩된(overlapped) 게이트를 가진 터널링 전계효과 트랜지스터(Tunnel Field-Effect Transistor; TFET)의 오버랩된 게이트 길이에 따른 터널링 전류 특성을 조사하였다. 터널링은 크게 라인터널링과 포인트 터널링으로 구분되는데, 라인터널링이 포인트터널링보다 subthreshold swing(SS), on-current에서 더 높은 성능을 보인다. 본 논문은 Silicon, Germanium, Si-Ge Hetero TFET구조에서 게이트 길이를 소스영역으로 오버랩될 경우에 포인트 터널링과 라인터널링의 효과를 조사해서 SS와 on-current에 최적합한 구조의 가이드라인을 제시한다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년도 추계학술대회 논문집 전기물성,응용부문
• /
• pp.99-100
• /
• 2006

절연 게이트 바이폴라 트랜지스터 (Insuialed atc Bipolar Transistor : IGBT)는 높은 전류구동 능력과 높은 입력 임피던스 특성으로 인해 대전력 스위칭 소자로 널리 응용되고 있다. 특히, 대용량 모터 구동을 위해 응용되는 경우, 모터의 부하 특성상, 모터의 단락에 의한 단락 회로 (Short-circuit fault) 현상을 비롯한 클램핑 다이오드의 파손으로 인한 unclamped 유도성 부하 스위칭 (UIS) 상황에서 견딜 수 있도록 설계되어야 한다. 이를 위해, 이전 연구를 통해 Floating p-well을 600V급 IGBT에 도입함으로써 UIS 상황에서 IGBT가 견딜 수 있는 에너지(항복 에너지)륵 증가시키고 Floating p-weil 전압을 감지함으로써 단락 회로 상황에서 IGBT가 보호될 수 있도록 보호회로를 제안하고 검증하였다. 그러나 이 보호회로는 수평형 금속 산화막 반도체 전계 효과 트랜지스터 (Latcral MOSFET)로 제작됨으로써 보호회로 기능을 수행하기 위해서는 넓은 면적을 요구하였다. 또한, 정상적인 동작 상황에서 오류를 감지 (오류 감지: False detection)하는 동작으로 인해 추가적인 filter를 요구함으로써 보호회로 동작 속도를 감소시켰다. 이러한 단점을 해결하기 위해, 수평형 절연 게이트 바이폴라 트랜지스터 (Lateral IGBT : LIGBT)를 보호회로에 적용함으로써 LIGBT의 높은 전류 구동능력을 이용하여 기존 보호회로 면적의 30% 수준의 보호회로를 구현하였다. 또한, 구현된 보호회로는 오류 감지 현상을 제거함으로써 보호회로의 동작 속도를 개선하였다. 제안된 보호회로와 1200V급 IGBT는 7장의 마스크를 이용한 표준 수평형 IGBT 공정을 이용하여 제작되었으며, 특히, 전자빔 조사를 이하여 턴오프 속도를 개선함으로써 고속 스위칭에 적합하도록 최적화 되었다.

• 대한전자공학회논문지SD
• /
• 제40권7호
• /
• pp.481-485
• /
• 2003

25㎛ 두께의 폴리이미드 박핀 기판을 glass 기판에 부착하여 최대 온도 150℃에서 비정질 실리콘 TFT를 제작하였다. 본 논문은 plastic 기판 위에 TFT가 제작되는 공정 절차를 요약하고 glass 위에 제작된 TFT와 ON/OFF 전달특성과 전계효과 이동도를 서로 비교해 보았다. a-SiN:H 코팅층은 plastic 기판의 표면 거칠기를 감소시키는 중요한 역할을 하여 TFT의 누설전류를 감소시키고 전계효과 이동도를 증가시켰다. 따라서 a-SiN:H 코팅층을 이용하여 plastic 기판에 양철의 TFT를 제작하였다.

• 전자공학회논문지D
• /
• 제35D권6호
• /
• pp.46-53
• /
• 1998

저온 공정으로 제작되는 다결정 실리콘 박막 트랜지스터의 활성층을 이중 활성층(a-Si/a-SiN/sub x/)으로 제작하는 공정을 제안하고 다결정 실리콘 박막 트랜지스터를 제작하였다. 본 논문에서는 활성층의 아래쪽 실리콘 박막에 약간의 질소기를 첨가한 후 그 위에 순수한 비정질 실리콘 박막을 증착하여 엑시머 레이저의 에너지로 비정질 실리콘 박막을 결정화하여 사용하였다. 이중 활성층 (a-Si/a-SiN/sub x/)의 경우, 하부층의 NH₃/SiH₄ 유속비가 증가함에 따라, 상부 a-Si 층의 결정 성장이 촉진됨을 알 수 있었으나, n/sup +/ poly-SiN/sub x/ 층의 전도도 특성을 고려해 볼 때, NH₃/SiH₄ 유속비는 0.11의 상한치를 가짐을 알 수 있었다. 전계 방출 전류에 영향을 미치는 광학적 밴드갭의 경우, poly-Si 박막에 비해 증가하였으며, NH₃/SiH₄ 유속비가 0.11 이하에서도 0.1eV 정도의 증가를 보여, 이로 인하여 소자 제작시 전계 방출 전류가 억제될 것을 예상할 수 있다.

• 한국전자통신학회논문지
• /
• 제8권8호
• /
• pp.1227-1234
• /
• 2013

1.2 더블 폴리 부유게이트 트랜지스터로 구성된 아날로그 메모리가 CMOS 표준공정에서 제작되었다. 효율적인 프로그래밍을 위해 일반적인 아날로그 메모리에서 사용되었던 불필요한 초기 소거 동작을 제거하였으며 프로그래밍과 읽기의 경로를 동일하게 가져감으로서 읽기 동작 시에 발생하는 증폭기의 DC 오프셋 문제를 근본적으로 제거하였다. 어레이의 구성에서 특정 셀을 주변의 다른 셀들로부터 격리시키는 패스 트랜지스터 대신에 Vmid라는 별도의 전압을 사용하였다. 실험 결과 아날로그 메모리가 디지털 메모리의 6비트에 해당하는 정밀도를 보였으며 프로그래밍 시에 선택되지 않은 주변의 셀들에 간섭 효과가 없는 것으로 확인되었다. 마지막으로, 아날로그 어레이를 구성하는 셀은 특이한 모양의 인젝터 구조를 가지고 있으며, 이것은 아날로그 메모리가 특별한 공정 없이도 트랜지스터의 breakdown 전압 아래에서 프로그래밍 되도록 하였다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2012년도 춘계학술발표대회
• /
• pp.60.2-60.2
• /
• 2012

기술의 발전이 비약적으로 성장하면서, 소비자의 요구는 빠르게 변하고 있다. 전자 소자를 응용한 제품 시장은 매해를 거듭할 수록 빠른 속도로 성능을 향상시키고 있다. 이에 따라 디스플레이 시장에서 가장 큰 관심은 작은 화면에서도 높은 해상도를 요구하고, 수광형의 구동방식이 아닌 능동형 구동방식을 갖는 AMOLED (Active Matrix Organic Light Emitted Diode)를 선호하고 있으며, 빠른 응답속도 기반을 갖는 표시소자를 요구하고 있다. 제품 생산자들의 고민은 기존의 비정질 실리콘 기반의 LCD (Liquid crystal display) 구동소자와 공정을 이용하여 소비자의 욕구에 접근하기가 점점 어려워지고 있다. 최근 이러한 문제점을 해결하고자 하는 노력들중에서 산화물 반도체 재료와 이를 이용한 박막 트랜지스터 개발이 큰 관심을 갖고 있다. 최근 InGaZnO 산화물 반도체 재료는 기존의 비정질 실리콘 반도체 재료 보다 높은 전계 이동도(> $10cm^2/V.s$)를 보이고 있으며, 비정질 실리콘 박막 트랜지스터의 구조에서 산화물 반도체 재료의 대체만으로 효과가 보일 수 있어서 큰 연구가 진행되어져 왔다. 하지만, InGaZnO 산화물 박막 트랜지스터에 대한 소자를 AMOLED에 적용할 때, 기존의 LTPS (low temperature poly-slicon)에서는 발견되지 않았던 소자의 전계신뢰성과 이동도 한계가 문제로 제기되었다. 또한, Indium이라는 희소원소의 사용은 향후 공정 단가와 희소 물질에 대한 위협등에 의하여 새로운 산화물 반도체 재료에 대한 요구와 관심이 발생하고 있다. 본 발표에서는 기존의 산화물 반도체 재료에 대한 차세대 디스플레이인 AMOLED와 유연 디스플레이에 대한 응용 가능성을 발표할 예정이다. 또한 산화물 반도체 재료의 신뢰성 문제에 대한 해결방법으로 신규 산화물 반도체 재료에 대한 연구 방향과 indium-free 계열을 이용한 저원가 산화물 반도체 연구에 대하여 소개할 예정이다. 앞으로 산화물 반도체 재료에 대한 연구와 응용은 기존의 실리콘 반도체 틀을 벗어난 새로운 응용분야를 열어줄 수 있을 것으로 기대하고 있으며, 그 기대에 대한 몇가지 예를 통하여 재료와 소자의 응용 가능성을 논의할 예정이다.

• 대한전자공학회논문지
• /
• 제21권2호
• /
• pp.71-82
• /
• 1984

2차원 n-p-n 바이폴라 트랜지스터의 수치해석을 위한 프로그램(BIPOLE)을 개발하였다. 이 프로그램은 SRH와 Auger 재결합 기구들과 불순물 농도와 전계강도에 대한 운송자 이동도의 의존성과 밴드 갭 축소 효과들을 포함하고 있다. Poisson 방정식에는 Newton법을 또 정공과 전자의 연속 방정식에는 발산이론을 이용하여 여러가지 물리적인 제한없이 기본 반도체 방정식들에 대한 유한차분 공식들을 만들었다. 선형화된 방정식들의 계수 행렬은 희소 대칭 M 행렬이었는데 그 해를 구하기 위해 ICCG법과 Gummel의 알고리즘을 적용하였다. 이 프로그램 BIPOLE를 n-p-n 트랜지스터의 여러가지 정상 상태 문제에 적용시켰다. 그 응용의 보기로서 공통 에미터 전류이득의 변화, 에미터 용량에 대한 확산용량이 미치는 영향과 입출력 특성곡선들을 계산해 보았다. 전위 분포와 전자와 정공 농도분포와 같은 계산 결과를 3차원 컴퓨터 그래픽으로 도시하였다. 이 프로그램은 장차 2차원 트랜지스터의 교류 및 왜곡 현상의 수치해석의 기초로 이용될 것이며, 이 프로그램에 관심있는 모든 분들께 공급될 것이다.