• Title/Summary/Keyword: 전계효과 트랜지스터

Search Result 230, Processing Time 0.031 seconds

전유기 트랜지스터용 유기 절연재

  • 이무열;손현삼;표승문;이미혜
    • Electrical & Electronic Materials
    • /
    • v.17 no.7
    • /
    • pp.21-29
    • /
    • 2004
  • 절연성 기판 위에 단결정이 아닌 반도체 박막을 이용하여 만든 전계효과 (Field Effect FET) 소자로 일반적으로 정의되는 박막 트랜지스터 (Thin Film Transistor, TFT)는 1962 RCA lab.의 Weimer에 제안되어 지금까지 많은 발전을 거듭해 왔다. [1] TFT는 SRAM이나 ROM에도 응용되지만, 주된 사용 분야는 능동구동방식 평판 디스플레이(Active Matrix Flat Panel Display)의 화소 스위칭 소자이다. 액정 디스플레이(Liquid Crystal Display, LCD)나 유기 전계발광 디스플레이(Organic Electro-luminescence Display, OELD) 화소의 스위칭 소자로도 TFT가 널리 사용되고 있다. (중략)

  • PDF

Review of the Recent Research on Nanoelectronic Devices (나노전자소자기술)

  • Jang, M.G.;Kim, Y.Y.;Choi, C.J.;Jun, M.S.;Park, B.C.;Lee, S.G.
    • Electronics and Telecommunications Trends
    • /
    • v.20 no.5 s.95
    • /
    • pp.28-45
    • /
    • 2005
  • 무어의 법칙을 근간으로 하는 전계효과 트랜지스터는 매 18개월마다 0.7배씩의 성공적인 소형화를 거듭하여 최근에는 50nm 크기로 구성된 약 1억 개의 트랜지스터가 집적된 칩을 생산하고 있다. 그러나 트랜지스터의 크기가 50nm 이하로 줄어들면서는 단순한 소형화 과정은 근본적인 물리적인 한계에 접근하게 되었다. 특히 게이트 절연막의최소 두께는 트랜지스터의 소형화에 가장 직접적인 중요한 요소이나, 실리콘 산화막의 두께가 2nm 이하가 되면서 게이트 절연막을 집적 터널링하는 전자에 의한 누설전류의 급격한 증가로 인하여 그 사용이 어려워지고 있는 추세이다. 따라서 본 논문에서는 트랜지스터의 소형화에 악영향을 미치는 물리적인 한계요소에 대하여 살펴보고, 이러한 소형화의 한계를 뛰어넘기 위한 노력의 일환으로 연구되고 있는 이중게이트 구조의 트랜지스터, 쇼트키 트랜지스터, 나노선을 이용한 트랜지스터 및 분자소자 등의 새로운 소자구도에 대하여 살펴보고자 한다.

Guide Lines for Optimal Structure of Silicon-based Pocket Tunnel Field Effect Transistor Considering Point and Line Tunneling (포인트 터널링과 라인 터널링을 모두 고려한 실리콘 기반의 포켓 터널링 전계효과 트랜지스터의 최적 구조 조건)

  • Ahn, Tae-Jun;Yu, Yun Seop
    • Proceedings of the Korean Institute of Information and Commucation Sciences Conference
    • /
    • 2016.10a
    • /
    • pp.167-169
    • /
    • 2016
  • The structure guide lines of pocket tunnel field effect transistor(TFET) considering Line and Point tunneling are introduced. As the pocket doping concentration or thickness increase, on-current $I_{on}$ increases. As the pocket thickness or gate insulator increase, subthreshold swing(SS) increases. Optimal structure reducing the hump effects should be proposed in order to enhance SS.

  • PDF

Pentacene Thin-Film Transistor with Different Polymer Gate Insulators (게이트 절연막에 따른 펜타신 박막 트랜지스터의 전기적 특성 분석)

  • Kim, Jae-Kyoung;Her, Hyun-Jung;Kim, Jae-Wan;Choi, Y.J.;Kang, C.J.;Kim, Yong-Sang
    • Proceedings of the KIEE Conference
    • /
    • 2007.07a
    • /
    • pp.1345-1346
    • /
    • 2007
  • 다양한 게이트 절연막의 펜타신 박막 트랜지스터의 전기적 특성을 atomic force microscope (AFM), X-선 회절을 사용하여 분석하였다. 펜타신 박막 트랜지스터는 thermal evaporator 방법을 사용하여 여러 폴리며 기판위에 제작하였다. Hexamethylsilasane (HMDS), polyvinyl acetate (PVA), polymethyl methacrylate (PMMA)등의 폴리머 기판을 사용하여 다양한 온도에서 증착시켰다. 이 때 PMMA위에 증착시킨 펜타신의 경우가 가장 큰 그레인 크기를 보였고, 가장 적은 트랩 농도를 보였다. 그리고 상부 전극 구조를 가진 박막 트랜지스터를 HMDS 처리를 한 $SiO_2$와 PMMA 절연막을 사용하여 제작하고 비교하였다. 이때 PMMA기판 위에 제작한 트랜지스터는 전계효과 이동도가 ${\mu}_{FET}=0.03cm^{2}/Vs$ 이고, 문턱이전 기울기 0.55V/dec, 문턱전압 $V_{th}=-6V$, on/off 전류비 $>10^5$의 전기적 특성을 보였고, $SiO_2$ 기판위에 제작한 트랜지스터는 전계효과 이동도 ${\mu}_{FET}=0.004cm^{2}/Vs$, 문턱이전 기울기 0.518 V/dec, 문턱전압 $V_{th}=5V$, on/off 전류비 $>10^4$의 전기적 특성을 보였다.

  • PDF

포토레지스트를 이용한 선택적 세포배양기술 연구

  • Kim, Min-Su;Jo, Won-Ju;Choe, Jeong-Yeon;Im, Jeong-Ok
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2010.08a
    • /
    • pp.247-247
    • /
    • 2010
  • 전계효과 트랜지스터를 이용한 바이오센서는 하나의 칩 위에 많은 센서 소자를 집적할 수 있으므로, 같은 종류의 센서를 다수 배열함으로써 다차원화할 수 있고, 다른 종류의 센서를 여러개 배열함으로써 다기능화할 수 있다. 또한 지능회로와 함께 집적하여 지능화하거나, 관련회로 및 장치들을 함께 집적함으로써 시스템화할 수 있기 때문에 최첨단 센서로 각광을 받고 있다. 그러나, 전계효과 트랜지스터를 이용한 바이오센서는 게이트 영역에 생체 분자를 고정시키는 것이 어렵고, 고정되더라도 생체 분자의 양이 미량이어서 재현성이 떨어지며, 생체 분자가 발생시키는 시그널이 적어 전류 세기 변화에 대한 검출감도가 저하되는 문제점이 있다. 본 연구에서는 반도체 리소그래피 공정을 이용하여 생체 분자를 물리 화학적 처리 없이 게이트 영역에 집중적으로 고정시킬 수 있는 기술에 대해 연구하였다. 산화막이 증착된 기판 위에 포토레지스트를 도포한 뒤 리소그래피공정을 이용하여 패터닝 하였으며 기판 위에 human embryonic kidney(HEK)-293 세포를 배양하였다. 연구결과, 친수성인 포토레지스트보다 소수성인 산화막 영역에 다수의 세포가 선택적으로 집중 배양됨을 확인하였다. 따라서 본 연구결과를 바이오센서에 적용할 경우 센서의 검출감도를 향상시킬 수 있을 것으로 기대된다.

  • PDF