• Proceedings of the Korean Vacuum Society Conference
• /
• 2000.02a
• /
• pp.95-95
• /
• 2000

탄소나노튜브는 그 고유한 전자적, 기계적 특성 때문에 미래의 여러 전자부품 소재로서의 무한한 가능성을 지니고 잇는 것으로 알려져 있으며, 최근에는 디스플레이의 전자방출소자로서 관심이 집중되고 있다. 특히, 큰 aspect ratio를 갖는 나노튜브의 특성 때문에 높은 전계향상효과를 얻을 수 있으므로, 전계방출디스플레이의 음극소재로서 유망하다. 하지만 탄소나노튜브가 전계방출디스플레이의 음극소재로서 적용되기 위해서는 수직배향, 전자방출의 ebs일성 및 장시간 안정성, 그리고 낮은 온도에서의 성장 등의 문제점들이 해결되어야만 한다. 탄소나노튜브의 여러 제조방법들 중에서 위에서 제시된 문제점들을 해결할 수 있는 것으로써 CVD 법이 제일 유망하며, 이는 CVD 공정이 여러 제조 방법들 중에서 가장 낮은 온도조건에서 나노튜브의 합성이 가능하고, 저가격, 특히 응용 디바이스에 기존의 공정과 호환하여 사용될 수 있는 장점이 있기 때문이다. 본 연구에서는 열 CVD 공정에 의해서 탄소나노튜브를 제조한후, 그 물성 및 전계 방출 특성을 평가하였다. 특히 CVD 공정을 이용한 탄소나노튜브의 제조시 필수적으로 요구되는 촉매의 형태 및 물성을 바꾸어 줌으로써, 성장하는 나노튜브의 수직 배향성, 밀도 등의 물성을 변화시켰으며, 촉매가 나노튜브의 성장에 미치는 영향을 고찰하였다. 이러한 다양한 물성 및 형태를 갖는 나노튜브를 제조한 후, 형광체를 이용한 발광형상을 통해 전계방출 현상을 관찰함으로써, 전계방출소재로서의 우수한 특성을 나타낼 수 있는 탄소나노튜브의 제조조건을 확립하고자 하였다. 또한 고밀도의 탄소나노튜브에서 나타날 수 있는 방출면적의 감소 및 불균일성을 해결하고자 탄소나노튜브를 기판에 선택적으로 성장시킴으로써 해결하고자 하였다. 또한 위에서 언급된 열 CVD 공정을 이용한 탄소나노튜브의 제조 및 평가 이외에 보다 더 낮은 온도에서의 탄소나노튜브 합성을 위하여 본 연구에서는 열 CVD 공정에 플라즈마를 첨가하여 저온합성을 유도하였다. 일반적인 열CVD 공정은 80$0^{\circ}C$에서 진행되었으나 플라즈마를 도입한 공정에서는 그 제조온도를 $600^{\circ}C$정도로 낮출 수 있었으며, 이에 따른 물성 및 전계 방출 특성을 위와 비교, 평가하였다.

• Journal of the Korean Society for Railway
• /
• v.15 no.2
• /
• pp.116-121
• /
• 2012

DC/DC switching power converters produce DC output voltages from different DC input sources. The converter is used in regenerative braking of DC motors to return energy back in the supply, resulting in energy savings for the systems containing frequent stops. The DC/DC converter is composed of a PWM-IC (pulse width modulation integrated circuit) controller, a MOSFET (metal-oxide semi-conductor field-effect transistor), an inductor, capacitors, and resistors, etc. PWM is applied to control and regulate the total output voltage. In this paper, radiation shows the main influence on the changes in the electrical characteristics of comparator, operational amplifier, etc. in PWM-IC. In the PWM-IC operation, the missing pulses, the changes in pulse width, and the changes of the output waveform are studied by the simulation program with integrated circuit emphasis (SPICE) and compared with experiments.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2022.10a
• /
• pp.115-117
• /
• 2022

The electrical characteristics of the monolithic 3-dimensional static random access memory consisting of a feedback field-effect transistor (M3D-SRAM-FBFET) was investigated using technology computer-aided design (TCAD). The N-type FBFET and N-type MOSFET are designed with fully depleted silicon on insulator (FDSOI), and those are located at bottom and top tiers, respectively. For the M3D-SRAM-FBFET, as the supply voltage decreased from 1.9 V to 1.6 V, the reading on-current decreased approximately 10 times.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2021.10a
• /
• pp.634-636
• /
• 2021

In this study, we studied the macro-modeling of an feedback field-effect transistor (FBFET) using SPICE simulation. The previously presented macro-model of the FBFET is consisting of two circuits. one is charge integration circuit, and the other is current generation circuit. The previous current generation circuit has problem that can't predict performance accurately of the circuits, due to implementing only I_DS-V_GS characteristics. To solve this problem, we presents a model that can implement not only I_DS-V_GS characteristics but alos I_DS-V_DS characteristics by adding the diode in the current generation circuit.

• Electrical & Electronic Materials
• /
• v.4 no.3
• /
• pp.249-258
• /
• 1991

He-Ne레이저(.lambda.=0.6328[.mu.m])를 광원으로 사용하는 y-cut LiNbO$_{3}$기판의 광 도파로 형성 과정을 빔 전송방식 메카니즘을 이용하여 광 도파로에서 광파의 전계 변화 및 전계 분포에 대하여 시뮬레이션 하였다. 그리고 Xl(55[.mu.m])* Zl(5000[.mu.m])인 LiNbO$_{3}$기판의 광 도파로 폭을 4[.mu.m], 버퍼층을 0.02[.mu.m]로 하였을때 도파로 층의 깊이가 0.2[.mu.m]인 지점에서 인가전압에 대한 x방향의 전계(E$_{x}$)와 y방향의 전계(E$_{y}$ )분포를 관찰하였다. 또한 단일 도파로의 파라미터 조건을 적용하여 X-스위치를 구성하였을때 전계를 인가하지 않은 상태에서 굴절율 변화(dn) 0.002, 도파로 폭(w) 3[.mu.m]로 하여 도파로의 교차각(.alpha.)을 0.4.deg.~0.6.deg.로 변화시킨 경우, .alpha.=0.5.deg.와 0.6.deg.일 때는 광빔이 bar측으로 출력되었고 .alpha.=0.4에서는 광빔이 cross측으로 출력 됨을 확인하였다. 따라서 위에서 확인된 도파로의 교차각 .alpha.=0.4.deg.인 경우, 전극간격(gap)이 2[.mu.m]인 조건에서 스위칭 전압을 인가하였을 때 25[V]에서 전기광학 효과에 의하여 광빔이 cross측에서 bar측으로 변조됨을 확인함으로써 X-스위치 광변조기의 기본적인 설계조건을 구현하였다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2012.11a
• /
• pp.181-182
• /
• 2012

본 연구에서는 반도체 기술의 핵심으로 알려있는 플라즈마 표면 처리 공정을 이용하여 인위적으로 그래핀과 기능기 반응을 통한 도핑효과를 일으켜, 전계효과(Electric Field Effect)를 인가하였을 때 그래핀 내에서 발생하는 Electron & Hole carrier 들의 accumulation & Depletion 효과에 의한 Charge Density 변화를 Graphene Field Effect Transistors (GFETs) 소자의 전기적 특성 변화를 확인하였다. 특히, 그래핀 내 Conduction of electron을 높이기 위하여, $N_2+H_2$ 가스 조합을 플라즈마 방전가스로 사용하였으며, Optical Emission Spectroscopy (OES) 및 Langmuir-probe 측정을 통하여 합성가스의 ICP 방전 상태 및 효과를 예측하였다.

• Journal of IKEEE
• /
• v.13 no.2
• /
• pp.126-131
• /
• 2009

To overcome short channel effects, wrap-around field effect transistors have drawn a great deal of attention for their superior electrostatic coupling between the channel and the surrounding gate electrode. In this paper, we introduce a bottom-up technique to fabricate a wrap-around field effect transistor using silicon nanowires as the conduction channel. Device fabrication was consisted mainly of electron-beam lithography, dielectrophoresis to accurately align the nanowires, and the formation of gate electrode using electrochemical deposition. The electrolyte for electrochemical deposition was made up of non-toxic organic-based solution and liquid nitrogen was used as a method of maintaining the shape of polymethyl methacrylate(PMMA) during the process of electrochemical deposition. Patterned PMMA can be used as a nano-template to produce wrap-around gate nano-structures.

• Journal of Adhesion and Interface
• /
• v.22 no.4
• /
• pp.153-157
• /
• 2021

Graphene, a two-dimensional carbon allotrope, has outstanding mechanical and electrical properties. In particular, the charge carrier mobility of graphene is known to be about 100 times higher than that of silicon, and it has received attention as a core material for next-generation electronic devices. However, graphene is very sensitive to environmental conditions, especially vulnerable to moisture or oxygen. It becomes a disadvantage in that the stability of the graphene-based electronic device, so various attempts are being made to solve this problem. In this work, we report a method to greatly improve the stability by controlling the surface energy of the polymer layer used for transferring the insulating layer of the graphene field-effect transistor. As the surface energy of the polymer used as the insulating layer was lowered, the stability could be improved by effectively controlling the adsorption of impurities in the atmosphere such as water molecules or oxygen.

• Journal of Adhesion and Interface
• /
• v.24 no.3
• /
• pp.100-104
• /
• 2023

Van der Waals heterostructures have garnered significant attention in recent research due to their excellent electronic characteristics arising from the absence of dangling bonds and the exclusive reliance on Van der Waals forces for interlayer coupling. However, most studies have been confined to fundamental research employing the Scotch tape (mechanical exfoliation) method. We fabricated Van der Waals vertical heterojunction transistors to advance this field using materials exclusively grown via chemical vapor deposition (CVD). CVDgrown graphene was patterned through photolithography to serve as electrodes, while CVD-grown MoSe₂ was employed as the pickup/transfer material, resulting in the realization of Van der Waals heterojunction transistors with interlayer charge transfer effects. The electrical characteristics of the fabricated devices were thoroughly examined. Additionally, we observed variations in the transistor's performance based on the presence of defects in MoSe₂ layer.

• Proceedings of the KIEE Conference
• /
• 2007.07a
• /
• pp.1279-1280
• /
• 2007

$Al_{2}O_{3}$ 절연막을 전하포획층으로 이용하여 Top 게이트 ZnO 나노선 전계효과트랜지스터를 제작하였고, 메모리 효과를 관찰하였다. $Al_{2}O_{3}$ 층을 게이트 절연막과 전하포획층으로 사용하였다. 대표적인 Top 게이트 ZnO 나노선 전계효과트랜지스터에 대하여 게이트 전압을 Double sweep 하였을 때의 드레인 전류-게이트 전압 특성이 반시계 방향의 히스테리시스와 문턱전압변화를 나타냈다. 펄스 형태의 게이트 전압을 1초 동안 인가한 후에, 드레인 전류-게이트 전압 특성의 문턱전압 변화가 0.3 V에서 0.8 V로 증가하였다. 이러한 특성은 게이트 전극에서 음전하 캐리어가 음의 게이트 전압에 대하여 $Al_{2}O_{3}$ 층에 충전되고, 양의 게이트 전압에 대하여 방전되는 것을 나타낸다.