• 한국진공학회:학술대회논문집
• /
• 한국진공학회 1999년도 제17회 학술발표회 논문개요집
• /
• pp.232-232
• /
• 1999

교류형 플라즈마 방전 표시기(AC Plasma Display Panel, AC PDP)에 사용되는 플라즈마는 그 부피가 너무 작아서 플라즈마에 변화를 일으키지 않고 그 물성을 관측하기란 쉬운일이 아니다. 그래서 주로 PDP 내의 물성을 관측하는 데 시뮬레이션에 의존하게 된다. 그 물성중에 PDP내의 전계 분포에 대한 정보는 방전의 형성 및 소멸에 대한 많은 단서를 제공하고 있다. 특히 AC PDP의 경우, 유전체에 형성되는 벽적하(wall charge)가 방전의 형성 및 PDP 구동에 중요한 역할을 하는데, 이는 PDP 내의 전계 분포를 살펴봄으로써 대략 예측할 수 있다. 본 연구에서는 시뮬레이션에 의존하지 않고, 직접 레이저 유도 형광법을 이용하여 AC PDP 내의 전계를 측정하였다. 방전 가스인 헬륨(He)의 에너지 준위는 전계의 크기에 따라 에너지 준위가 변화하여, Rydberg(n$\geq$8) 준위가 여러 개의 준위로 나누어지는 현상이 일어나는데, 이를 Stack 효과라고 한다. 따라서 전계의 세기가 커짐에 따라서 각 준위와 준위 사이 값(splitting)이 커지는데, 이를 이용하면 전계를 측정할 수 있다. 즉, 헬륨 원자를 여기시키는 레이저 파장을 변화시키면서 관측되는 레이저 유도 형광 신호를 관측하면, 준위의 splitting을 관측할 수 있다. 본 연구에서는 PDP 내의 전계의 시간적 변화를 관측하였다. 50%, 40kHz의 구형파를 PDP의 두 전극에 가하였을 때, 플라즈마가 켜진 상태뿐만 아니라 플라즈마가 꺼진 후에도 전계에 의한 Splitting 신호가 관측이 되었는데, 전계로 환산하였을 때, 그 값은 대략 수 kV/cm의 값을 갖았는데, 이는 wall charge에 의한 값으로 사료된다.결과로 생각되어진다.플라즈마의 강도값을 입력하여 플라즈마의 radiation을 검출하고, 스퍼터링 공정중 실질적인 in-situ 정보로 이용하였다. PEM을 통하여 In/Sn의 플라즈마 강도변화를 조사하였다. 초기 In/Sn의 플라즈마 강도(intensity)는 강도를 100하여, 산소를 주입한 결과, plasma intensity가 35 줄어들었고, 이때 우수한 ITO 박막을 얻을 수 있었다. Pulsed DC power를 사용하여 아크 현상을 방지하였다. PET 상에 coating 된 ITO 박막의 표면저항과 광투과도는 4-point prove와 spectrophotometer를 이용하여 분석하였고, AES로 박막의 두께에 따른 성분비를 확인하였다. ITO 박막의 광투과도는 산소의 유량과 sputter 된 In/Sn ion의 plasma emission peak에 따라 72%-92%까지 변화하였으며, 저항은 37$\Omega$/$\square$ 이상을 나타내었다. 박막의 Sn/In atomic ratio는 0.12, O/In의 비율은 In2O3의 화학양론적 비율인 1.5보다 작은 1.3을 나타내었다.로 보인다.하면 수평축과 수직축의 분산 장벽의 비에 따라 cluster의 두께비가 달라지는 성장을 볼 수 있었고, 한 축 방향으로의 팔 넓이는 fcc(100) 표면의 경우 동일한 Ed+Ep값에 대응하는 팔 넓이와 거의 동일한 결과가 나타나는 것을 볼 수 있다. 따라서 이러한 비대칭적인 모양을 가지는 성장의 경우도 cluster 밀도, cluster 모양, cluster의 양 축 방향 길이 비, 양 축 방향의 평균 팔 넓이로부터 각 축 방향의 분산 장벽을 얻어낼 수 있을 것으로 보인다. 기대할 수 있는 여러

• 대한전자공학회논문지SD
• /
• 제45권4호
• /
• pp.49-56
• /
• 2008

본 논문은 효율적인 회로 시뮬레이션을 위한 긴 채널 공핍 모드 n형 나노선 전계효과트랜지스터(nanowire field-effect transistor: NWFET)의 간단한 해석적 전류 전도 모델을 소개한다. 본 연구에서 사용된 NWFET는 bottom-up 방식으로 제작되었으며 게이트가 채널의 아래에 존재하는 구조를 가진다. 이 모델은 다양한 바이어스 조건에서 동작하는 NWFET의 모든 전류 전도 메카니즘을 포함한다. 새롭게 개발된 NWFET 모델로 계산된 결과는 이전에 발표된 NWFET 실험 데이터와 비교할 때 10% 오차범위 안에서 서로 일치한다.

• 한국전자파학회논문지
• /
• 제25권7호
• /
• pp.767-773
• /
• 2014

본 논문에서는 무한 도체 평판의 슬릿 부근에 도체판을 부가하여 슬릿으로 침투하는 전자파의 저감 특성을 검토하였다. 이론 해석에는 FDTD 법을 사용하였으며, 부가 도체판의 형상 및 길이, 간격, 두께의 변화에 따른 침투 전계의 특성을 계산하여 부가 도체판의 구조 변화가 침투 전자파의 저감 특성 및 차폐 효과 특성에 미치는 영향을 고찰하였다. 그 결과, 부가 도체판의 구조 변화에 따라 차폐 효과, 침투 전계의 특성이 변화하는 것을 관찰할 수 있었고, 침투 전계를 최소로 하는 부가 도체판의 최적 구조가 있음을 확인할 수 있었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.333.2-333.2
• /
• 2014

RF 스퍼터링 방법을 이용하여 제작된 IGZO 박막 트랜지스터 및 단막을 제조하여 UV처리 유무에 따른 전기적 특성을 평가하였다. IGZO 박막 트랜지스터는 Bottom gate 구조로 제조되었으며 UV처리 이후 전계효과 이동도, 문턱전압 이하 기울기 값등 모든 전기적 특성이 개선된 것을 확인 하였다. 이후 UV처리에 따른 소자의 전기적 특성 개선에 대한 원인을 분석하기위해 물리적, 전기적, 광학적 분석을 실시하였다. XRD분석을 통해 UV처리 유무에 따른 IGZO박막의 물리적 구조 변화를 관찰했지만 IGZO박막은 UV처리 유무에 상관없이 물리적 구조를 갖지 않는 비정질 상태를 보였다. IGZO 박막 트랜지스터의 문턱전압 이하의 기울기 값과을 통하여 반도체 내부에 존재하는 결함의 양을 계산한 결과 UV를 조사하였을 때 결함의 양이 감소하는 결과를 얻었으며 이 결과는 SE를 통해 밴드갭 이하 결함부분을 측정하였을 때와 같은 결과였다. 또한 UV처리 전에는 shallow level defect, deep level defect등의 넓은 준위에서 결함이 발견된 반면 UV처리 이후에는 deep level defect준위는 없어지고 shallow level defect준위 역시 급격하게 감소한 것을 볼 수 있었다. 결과적으로 IGZO 박막의 경우 UV처리를 함에 따라 결함의 양이 감소하여 IGZO박막 트랜지스터의 전계 효과 이동도를 증가 시킬 뿐 아니라 문턱전압 이하 기울기 값을 감소시키는 원인으로 작용하게 된다는 결과를 도출하였다.

• 한국철도학회논문집
• /
• 제14권5호
• /
• pp.411-415
• /
• 2011

DC/DC컨버터는 임의의 직류전원을 부하가 요구하는 형태의 직류전원으로 변환시키는 전력변환기이다. 전압모드 DC/DC 컨버터는 주기적으로 입력측에서 출력측으로 전달되는 에너지를 제어하는 기능을 수행하기 위해 MOSFET(산화물-반도체 전계 효과 트랜지스터), 인덕터, PWM 제어기(오실레이터, 연산증폭기, 비교기로 구성)를 이용한다. 본 논문에서 PWM(펄스폭 변조) 모듈과 스위칭모드로 제어하는 기본적인 승압과 강압컨버터를 연구하고, 전기적 특성을 SPICE로 시뮬레이션을 수행하며, 전력의 효율을 각 소자의 변화와 사양에 따라 분석하는데 있다.

• 한국전자파학회지:전자파기술
• /
• 제8권4호
• /
• pp.70-77
• /
• 1997

최근 전파통신 기술의 급속한 발전과 경제적 수준의 향상에 따라 다양한 무선국에 대한 수요가 증가한고 있는 가운데 미약한 전력의 전파를 발사하는 미약무선국은 무선국 개설시 허가나 신고가 필요없는 무선국으로 산업활동과 일상생활 속에서 좁은 서비스 반경을 가지고 음성 및 데이터 전송용, 장비의 원격제어용 등의 용도로 사용범위가 확산되어가고 있는 추세이다. 미약무선국의 폭넓은 활용은 국내 전파산업의 육성과 국민의 사회적 활동 및 일상생활의 편의도모등, 많은 긍정적인 효과를 가지고 있지만 무분별한 미약무선국의 사용으로 인한 전파발사는 무선국의 상호간에 간섭을 일으켜 통신품질을 현저히 낮게 하거나 통신자체를 불가능하게 만드는 등 심각한 부작용을 초래할 수 있다. 그러므로 각 국은 미약무선국의 발사 전파로 인한 간섭으로부터 기존의 무선국을 보호하고 한정된 주파수 자원을 효과적으로 사용하여 관련 전파산업의 건전한 발전과 육성을 도모할 목적으로 미약무선국의 사용 주파수와 그에 따른 발사전파의 출력을 제한하는 관련 전파법규를 가지고 있다. 국내의 경우는 전파법 시행령 제56조 2항 1호에 측전거리 3미터를 기준으로 사용 주파수 대별로 전계강도 기준값이 설정되어 있고 2호에는 500미터 전계강도 기준값이 규정되어 있는데, 본 글에서는 전파법 시행법 제 56조 2항 1호와 2호에 해당하는 무선국을 미약무선국이라고 정의한다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 제38회 하계학술대회
• /
• pp.1518-1519
• /
• 2007

본 논문에서는 두 개의 무한도체 평판에 폭이 좁은 개구가 존재할 때, 개구를 통해서 침투하는 침투전자파의 크기를 두 무한도체 평판사이에 여러 가지 특성을 가지는 손실판을 장하하여 개구면 전계분포를 제어하여 침투 전자파의 크기를 저감시키는 방법을 제안하고 있다. 개구면에 평면파가 입사할 때, 손실판에 의해 개구면 전계분포가 제어된다. 두 개의 무판도체 평판 사이에 손실판을 장하하면 개구면의 전계분포 및 침투전자파가 효과적으로 제어됨을 확인하고 있다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2015년도 제49회 하계 정기학술대회 초록집
• /
• pp.200.1-200.1
• /
• 2015

Charge trap flash (CTF) 메모리 소자는 기존의 플로팅 게이트를 사용한 플래시 메모리 소자에 비해 쓰고 지우는 속도가 빠르고, 소비 전력이 적으며, 쓰고 지우는 동작에 의한 전계 스트레스에 잘 견뎌내는 장점을 가지고 있다. 그러나 CTF 메모리 소자에서도 메모리 셀의 크기가 작아짐에 따라 셀 사이의 간섭 효과를 무시할 수 없다. 인접 셀 간의 간섭현상은 측정 셀의 문턱전압을 예측할 수 없게 변화시켜 소자 동작의 신뢰성을 낮추고 성능을 저하시킨다. 본 논문에서는 셀 사이의 간섭을 줄이고 소자의 성능을 향상시키기 위해 charge trap 층에 금속 공간층을 삽입한 CTF메모리 소자의 전기적인 특성에 대해 연구하였다. 금속 공간층을 갖는 CTF 메모리 소자는 기존 CTF 메모리 소자의 트랩층 양 측면에 절연막과 금속 공간층을 증착시켜 게이트가 트랩층을 감싸는 구조를 갖는다. 인접 셀 사이에 발생하는 간섭 현상과 전계 분포를 분석하였다. 프로그램 동작 시CTF 메모리 소자 내에 형성되는 전계의 분포와 크기를 계산함으로 금속 공간층이 인접한 셀에서 형성된 전계를 차폐시켜 셀 간 간섭 현상을 최소화하는 것을 확인하였다. 이러한 결과는 인접 셀 간의 간섭현상을 최소화하면서 소자 동작의 신뢰성이 향상된 대용량 메모리 소자를 제작하는데 도움을 줄 수 있다.

• 한국진공학회지
• /
• 제22권1호
• /
• pp.31-36
• /
• 2013

마이크로플라즈마 화학기상증착법(microwave plasma enhanced chemical vapor deposition, MPCVD)에 의하여 형성된 비정질 탄소 박막의 효율적인 도핑 공정을 위하여, 비정질 탄소 박막의 성장 직전 nucleated seed 상태의 기판 혹은 일부 성장된 박막 위에 비소(As) 이온을 이온 주입하였고 그 직후 다시 MPCVD에 의하여 박막을 성장시켰다. MPCVD에 의한 성장 자체가 약 $500{\sim}600^{\circ}C$ 온도에서의 어닐링 공정을 대체할 수 있으므로, 기존의 이온 주입 후 별도의 어닐링 공정과 비교 시 간략화된 공정으로도 어닐링 효과가 있다고 할 수 있다. 이온 주입 후 박막 성장으로 어닐링 효과를 얻은 비정질 탄소 박막의 경우, $2.5V/{\mu}m$의 전계에서 약 $0.1mA/cm^2$의 전계 방출 특성을 관찰할 수 있었고 또한 라만 스펙트럼 특성에서도 다이아몬드 특성 및 그래파이트 특성 모두 뚜렷이 관찰되었다. 전기적, 구조적 특성 관찰로부터 이온 주입된 As 이온이 자동 어닐링 효과에 의해 충분히 비정질 탄소 박막에 도핑되었다고 할 수 있다.

• 대한전자공학회논문지SD
• /
• 제42권1호
• /
• pp.25-32
• /
• 2005

본 논문에서는 단 채널 GaAs MESFET과 SOI-구조의 Si JFET가 갖는 전형적인 특성: i) 드레인 전압 인가에 의한 문턱전압 roll-off, ii) 포화영역에서의 유한한 ac 출력저항, iii) 채널길이에 대한 드레인 포화전류의 의존성 약화, 등을 통합적으로 기술할 수 있는 해석적 모델을 제안하였다. 채널 방향의 전계 변화를 포함하는 새로운 형태의 가정을 기존의 GCA와 대체하고, 채널의 전류 연속성과 전계-의존 이동도를 고려하여, 공핍영역과 전도 채널에서 2차원 전위분포 식을 도출해 내었다. 이 결과, 문턱전압, 드레인 전류의 표현 식들이 동작전압전 구간의 영역에 걸쳐 비교적 정확하게 도출되었다. 또한 본 모델은 기존의 채널 shortening 모델에 비해 Early 효과에 대한 보다 더 적절한 설명을 제공하고 있음을 보이고 있다.