• 한국소음진동공학회:학술대회논문집
• /
• 한국소음진동공학회 2004년도 추계학술대회논문집
• /
• pp.407-412
• /
• 2004

본 연구에서는 PMN-PT bimorph actuator를 이용하여 초소형 광디스크 드라이브용 광픽업 구동기를 제작하였다. 최근에 휴대용 기기에서의 고용량 정보 저장기기에 대한 필요성이 대두됨에 따라 착탈식이 가능한 수 기가급 초소형 광디스크 드라이브가 개발중에 있다. PMN-PT는 약 1.5kV/cm 이하의 전기장에서는 PZT같은 압전 소자와 마찬가지로 입력 전압에 대한 변형률이 선형성을 나타내는데, 사용된 PMN-PT는 PZT의 약 3배 가까운 압전 상수값을 나타내었다. 보 끝단에 외부 힘이 작용할 때 PMN-PT bimorph 구동기가 낼 수 있는 수직 방향의 힘과 변위에 대해서 일반적인 적층 형태로 이론적인 해석을 수행 하였다. 그리고 이 bimorph로 구동될 Cymbal 형태의 변위 확대 기구의 변위에 대한 이론적인 모델을 제시하고, 이를 이용하여 2개의 bimorph로 2축을 동시에 구동하는 픽업 구동기를 제작하였다. 3개의 제작된 prototype으로 실험을 수행하여 예상 변위량과 잘 일치함을 보였다. 또한, 상용 해석 프로그램인 Matlab과 Ansys를 이용하여 Cymbal 확대 기구의 여러 파라미터에 따른 구동 성능의 민감도를 확인해 보았다.

• 한국산학기술학회논문지
• /
• 제11권4호
• /
• pp.1229-1232
• /
• 2010

본 논문은 고효율 강압형 적층 압전변압기를 개발하기 위하여 저온소결 세라믹스 개발 및 적층 변압기를 제작하였다. 그리고 회로 요소로써 사용하는 PT는 인버터 설계의 일반적인 접근법을 보여주기 위한 것이다. 또한 압전기 영향의 기술(記述)은 다수의 연구에서 복잡한 방정식과 공식도 쉽게 찾을 수 있다. 특히 압전기 세라믹 EMT가 변화하지 않으며 PT기초 전기소자의 여러 가지 예는 더욱 효과적인 적층변압기의 적용이 가능할 것으로 판단된다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2022년도 추계학술대회
• /
• pp.118-120
• /
• 2022

본 논문은 M3D(Monolithic 3-Dimension) Inverter의 소자 구조에서 메탈 게이트의 WFV(Work-function Variation)의 영향에 따른 임계전압의 변화에 대하여 조사했다. 또한 PMOS 위에 NMOS가 적층된 인버터의 전기적 상호작용에 따른 임계전압의 변화를 조사하기 위해 PMOS에 0과 1 V의 전압을 인가하여 전기적 상호작용을 조사하였다. 사용된 메탈 게이트의 평균 일함수에 대한 임계전압의 변화량은 0.1684 V로 측정되었고, 표준편차는 0.00079 V가 조사 되었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.209-209
• /
• 2010

단위면적 당 메모리 집적도를 높이기 위해 플래시 기억소자의 크기를 줄일 때, 절연층 두께 감소에 의한 누설 전류의 발생, 단채널 효과 및 협폭 효과와 같은 문제 때문에 소자 크기의 축소가 한계에 도달하고 있다. 이러한 문제점들을 개선하기 위해 본 연구에서는 FinFET구조위에 Oxide-Nitride-Oxide (ONO) 층을 적층하여 2-비트 특성을 갖는 플래시 메모리 소자를 제안하였다. 소자의 작동전압을 크게 줄일 수 있으며 소자의 크기가 작아질 때 일어나는 단채널 효과의 문제점을 해결할 수 있는 FinFET 구조를 가진 기억소자에서 제어게이트를 제어게이트1과 제어게이트2로 나누어 독립적으로 쓰기 및 소거 동작하도록 하였다. 2-비트 동작을 위해 제어 게이트1의 게이트 절연막의 두께를 제어게이트2의 게이트 절연막의 두께보다 더 얇게 함으로써 두 제어게이트 사이의 coupling ratio를 다르게 하였다. 제어게이트1의 트랩층의 두께를 제어게이트2의 트랩층의 두께보다 크게 하여 제어게이트1의 트랩층에 더 많은 양의 전하가 포획될 수 있도록 하였다. 제안한 기억소자가 2-비트 동작하는 것을 확인 하기위하여 2차원 시뮬레이션툴인 MEDICI를 사용하여 제시한 FinFET 구조를 가진 기억소자의 전기적 특성을 시뮬레이션하였다. 시뮬레이션을 통해 얻은 2-비트에 대한 각 상태에서 각 전하 포획 층에 포획된 전하량의 비교를 통해서 coupling ratio 차이와 전하 포획층의 두께 차이로 인해 포획되는 전하량이 달라졌다. 각 상태에서 제어게이트에 읽기 전압을 인가하여 전류-전압 특성 곡선을 얻었으며, 각 상태에서의 문턱전압들이 잘 구분됨을 확인함으로써 제안한 FinFET 구조를 가진 플래시 메모리 소자가 셀 당 2-비트 동작됨을 알 수 있었다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 추계학술대회 논문집 Vol.21
• /
• pp.209-209
• /
• 2008

$BaTiO_3$는 대표적인 강유전체 재료로서 적층형 세라믹 콘덴서 (MLCC), PTC thermistor, resonator 등 다양한 분야에서 사용되고 있다. $BaTiO_3$ 기본조성으로 하는 PTC 써미스터는 온도가 올라감에 따라 저황이 높아지는 특성을 가지고 있으며, 이러한 PTCR 특성은 작동되는 큐리온도에 따라 그 적용이 달라진다. PTCR 소자는 소결온도, 소결분위기, 불순물, 첨가제 등의 제조공정상의 인자들과 기공률, 결정립 크기 등이 복합적으로 작용해 PTCR 특성에 영향을 미치기 때문에 제조하기에 무척 까다로운 소자로 알려져 있다. 하지만 우수한 특성을 지닌 PTCR 소자를 제조하기 위하여 새로운 조성개발이 이루어지고 있으며, 전기적 특성 개선, 재현성 확보, 제조원가 절감 등의 측면에서 새로운 공정개발이 이루어지고 있다. 본 연구에서는 Sm을 첨가한 $BaTiO_3$계 재료의 PTCR 특성에 미치는 Ti/Ba ratio 등의 변화에 따른 영향을 조사하고 공기 중과 환원분위기 중에서 소결된 시편의 차이점과 재산화 처리에 따른 PTC 특성에 미치는 영향을 R-T 측정으로 고찰하였다. 본 조성은 환원 분위기에서 소결할 경우 그 미세구조는 Ti/Ba ratio비가 높을 때 grain size가 커져 상온 비저항을 낮출 수 있었다. Sm 첨가로 상온 비저항값은 낮출 수 있었으나 공기 중에서 재산화 처리하더라도 jumping ratio$(R_{max}/R_{25^{\circ}C})$는 Ti/Ba ratio와 거의 무관한 것으로 분석되었다.

• E2M - 전기 전자와 첨단 소재
• /
• 제9권6호
• /
• pp.626-631
• /
• 1996

현재 선진국에서는 전자기기에서 복사되는 전자파 및 이에 노출되었을 때의 내성에 대해서 동시에 규제하고 있다. 따라서 전자기기에서 사용하는 신호의 주파수가 점점 높아지고 회로가 집적화되므로 회로설계에 포함되지 않는 기생 소자의 영향도 연구되어져야 한다. 그러므로 이러한 조건을 모두 고려하여 초고주파 회로를 완전하게 설계제작할 수 있다면 이는 이상적인 기술이라 할 수 있을 것이다. 이것을 이루려면 많은 시간 동안의 연구와 분석을 통해 최종 생산물이 되기까지 대단한 노력이 요구된다. 본문에서는 초고주파 인쇄 회로 기판을 설계할 때 고려해야 할 점, 즉, 유전율 및 유전체의 두께, 소자 실장, 접지면 부착 및 회로의 패키지화에 관해서 소개하고자 한다.

• 한국화재소방학회논문지
• /
• 제19권2호
• /
• pp.75-80
• /
• 2005

적충형 PTC 서미스터의 특성연구를 위해 $(0.90Ba+0.05Sr+0.05Ca)TiO_3+0.01TiO_3+0.01SiO_2+0.0008MnO_2+0.0018Nb_2O_5$와 같은 실험조성식을 설정한 후 표면실장(SMD) 적층형 PTC 시편을 제작하였다. 그 결과 상온 비저항 값을 크게 낮출 수 있고 용도에 따라 전류용량을 크게 할 수 있었으나 적층화로 인해 peak 비저항이 크게 낮아지고 열용량이 커짐으로써 스위칭(switching)시간이 늦어지는 점을 확인하였다. 전압-전류 특성에서는 적층수가 증가할수록 초기 최대전류값이 증가하며 큐리점에 대응하여 저항값이 급격히 커지는 전이전압(전계)도 증가함을 보였다. 그러나 인가전압(전계)을 증가시킬 경우 peak 비저항값을 높일 수 있어 스위칭시간을 줄일 수 있다 이 소자는 화재감지기의 센서로 활용될 수 있다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
• /
• pp.210-210
• /
• 2013

그래핀은 뛰어난 기계적, 화학적, 광학적, 전기적 특성을 가지고 있는 2차원 물질로, 대면적 합성법과 전사 공정을 통해 다양한 기판에서의 사용이 가능해지면서 차세대 전자 소자로 활용하기위한 활발한 연구가 이루어지고 있다. 디스플레이, 태양전지의 전극과 전계 효과 트랜지스터의 채널로 적용한 연구에서 우수한 결과들을 보이고 있다. 특히, 금속/금속 산화물 전극은 염료 감응형 태양전지와 유기 발광 다이오드 구조에서 화학적으로 불안정할 뿐 아니라 일함수가 고정되어 쇼트키 접촉이 형성되면 저항을 낮추기 어렵지만, 그래핀은 금속/금속 산화물 전극보다 화학적으로 안정하고 일함수의 조절이 가능해 옴 접촉 형성에 용이하다. 그래핀의 일함수를 조절하는 연구는 크게 공유결합과 비공유 결합을 이용한 방법이 시도된다. 공유 결합을 이용한 방법은 합성과정에서 그래핀의 구조에 내재된 결함 혹은 새로운 결함을 형성하여 다른 원소를 첨가하는 방법이다. 이러한 방법은 그래핀의 결함 영역에서 작용하기 때문에 그래핀 전자 구조의 높은 수준 조절을 위해선 그래핀 구조의 파괴가 동반된다. 반면, 비공유 결합을 이용한 방법은 전하 이동 도핑 효과를 이용해 그래핀의 전자 구조를 제어하는 방법으로, 금속/금속산화물/기능기와 그래핀의 적층으로 복합 구조를 형성하는 방법이다. 금속/금속 산화물과의 복합구조는 안정적인 p-형 도핑이 보고되었지만, n-형 도핑은 대기중의 수분, 산소 그리고 기판과의 상호작용에 의해 대기중에서 불안정해 추가적인 피막공정이 요구된다. 기능기를 이용한 적층 구조는 그래핀과 기판사이의 상호작용 혹은 그래핀 전자 구조를 다양한 기능기를 이용해 제어하는 것으로, 이극성을 가진 자기정렬 단일층(self-assembled monolayers)이 대표적인 방법이다. 공간기(spacer)의 길이나 말단기(end group)의 종류로 p-형과 n-형의 도핑 수준을 제어할 수 있지만, 흡착기(chemisorbing groups)의 반응성이 기판의 화학적, 물리적 표면상태에 의존하기때문에 기판 선택이 제약되며 전처리 공정이 요구될 수 있는 한계가 있다. 본 연구에서는 다양한 기판에 적용가능한 용액 공정을 이용해 그래핀과 고분자를 적층하였고, 안정적이고 효과적으로 일함수를 낮추는 구조를 확인하였다.

• 대한화학회지
• /
• 제43권3호
• /
• pp.315-320
• /
• 1999

고성능 전계발광(electroluminescent, EL) 소자에 사용되는 발광물질의 개발을 위하여 설계된 발광기능기의 분자구조는 비스스틸렌구조의 발광기능기에 전자주입과 수송을 위한 시안기와 정공주입과 수송을 위한 페닐아민기를 가진 구조이다. 위의 발광기능기로 구성 된 고분자물질, PU-BCN과 저분자물질, D-BCN을 합성하였다. PU-BCN과 D-BCN을 발광층으로 사용하여 만들어진 단층형 소자(SL)의 구조는 Indium-tin oxide(ITO)/발광층/MgAg이고, 적층형소자의 구조는 ITO/발광층/oxadiazole dehvative/MgAg, (DL-E)와 ITO/tri-phenylamine derivative/발광층/MgAg,(DL-H)의 두 종류이다. 동일한 발광기능기를 가진 고분자 발광물질, PU-BCN과 저분자발광물질, D-BCN은 전하주입과 수송성이 띄어난 물질로 평가되었으며, 두 발광물질들은 높은 전류밀도하에서 거의 동일한 발광특성을 보였다. 발광물질들의 최대 발광 피이크는 약 640 nm의 적색 발광영역에서 측정되었다.

• 전자공학회논문지D
• /
• 제36D권10호
• /
• pp.17-22
• /
• 1999

이 논문에서는 플래시 EEPROM 셀에서의 데이터 보존 특성을 개선하기 위해서 IPD(inter-poly-dielectrics) 층을 사용하는 새로운 제안에 관한 연구 결과들을 논의하였다. 이 연구를 위하여 약 10nm 두께의 게이트 산호막을 갖으며 또한 ONO 또는 ONON IPD 층을 갖는 적층형-게이트 플래시 EEPROM 셀들을 제작하였다. 측정 결과를 보면 ONO IPD 층을 갖는 소자들은 데이터 보존 특성이 심각하게 열화 되었으며, 그 특성의 활성화 에너지도 0.78 eV로 플래시 EEPROM 셀을 위하여 요구되는 최소 값(1.0 eV)보다 상당히 낮았다. 이는 구동 소자용 트랜지스터(peripheral MOSFET) 소자들의 게이트 산호막을 형성하기 위한 건열산화 공정 바로 직전에 실시하는 세정 공정 동안 IPD 층의 상층 산화막의 일부 또는 전부가 식각되었기 때문인 것으로 믿어진다. 반면에, ONON IPD 층을 갖는 소자들의 데이터 보존 특성은 상단히 (약 50% 이상) 개선되었으며 활성화 에너지도 1.1 eV인 것으로 나타났다. 이는 IPD 층에서 상층 산화막위에 있는 질화막이 그 세정 공정 동안 산화막이 식각되는 것을 방지해 주기 때문임에 틀림없다.