

## 초고주파 인쇄 회로 기판 제조 기술

### Microwave PCB Fabrication Techniques

기술해설

이찬오, 장인범, 김진사, 정일형, 이준웅

(Chan-O Lee, In-Bum Jang, Jin-Sa Kim, Il-Hyung Jung, Joon-Ung Lee)

**Key Words(중요용어)** : PCB(Printed Circuit Board), EMC(Electromagnetic Compatibility), EMI(Electromagnetic Interference), Laminate(적층판), substrate(기판)

#### 1. 서 론

국제적으로 EMI/EMC 문제는 규제 차원을 넘어 상품의 질적 차원으로 인식되고 있을 뿐만 아니라 전파 환경 및 국민 보건 측면에서 다루고 있으므로 이에 대한 대책 기술 및 측정 기술을 강화하지 않는다면 국제 경쟁력을 갖는 제품의 개발은 더욱더 어렵게 될 것이다. 특히 수출 의존도가 높은 국내의 경제적인 현실을 고려할 때 국내의 전기·전자 제품의 국제 경쟁력을 향상시키기 위해서는 더욱더 국가적인 연구 개발이 절실히 실정이다. 고주파 신호용 회로 설계에서 EMI는 반드시 해결되어야 하는 문제로 이를 해결하기 위해서는 각 부분의 부품 특성, 회로의 구조와 재질에 따른 전류 분포를 구하여 이에 의한 복사파를 계산하는 작업이 필요하다. 이러한 목적을 이루기 위해서는 시스템 레벨의 기능 시뮬레이션과 복사파 특성을 포함한 종합적인 물성 연구 해석이 이루어져야 한다.

현재 선진국에서는 전자 기기에서 복사되는 전자파 및 이에 노출되었을 때의 내성에 대해서 동시에 규제하고 있다. 따라서 전자 기기에서 사용하는 신호의 주파수가 점점 높아지고 회로가 집적화되므로 회로 설계에 포함되지 않는 기생 소자의 영향도 연구되어져야 한다. 그러므로 이러한 조건을 모두 고려하여 초고주파 회로를 완전하게 설계 제작 할 수 있다면 이는 이상적인 기술이라 할 수 있을 것이다. 이것을 이루려면 많은 시간 동안의 연구와 분석을 통해 최종 생산물이 되기까지 대단한 노력이 요구된다.

본문에서는 초고주파 인쇄 회로 기판을 설계할 때 고려해야 할 점, 즉, 유전율 및 유전체의 두께, 소자 실장, 접지면 부착 및 회로의 패키지화에 관해서 소개하고자 한다.

#### 2. 초고주파 회로 설계


#### 2.1. 유전율

첫번째로 고려해야 할 파라미터는 유전율이며 이는 회로 설계자들이 기판을 구입할 때 가장 중요하게 여기는 문제이고 그 이유는 다음의 예로 알 수 있다.

선로 임피던스가  $50 \Omega$ 이고 스트립 선로의 길이가  $0.5''$ 인 이 선로의 길이는  $2 [GHz]$ 의 주파수를 갖는 전파(Full-wave) 파장인 선으로 생각할 수 있는데 이때 이 회로에 유전율이 다른 두 기판에서 파장의 길이를 다음 식을 이용하여 비교할 수 있다.

$$\lambda = \frac{c}{\sqrt{\epsilon}} \quad (1)$$

$$\lambda_{\epsilon=2.1} = 4.07'' \quad \lambda_{\epsilon=10.2} = 1.85''$$



$$\begin{cases} \epsilon_r = 10.2 \\ W = .010'' \\ FULL \lambda \end{cases}$$

그림 1.  $\epsilon_r = 10.2$  인 기판의 선로

Fig. 1. Full wavelength on high-dielectric laminates.

그림 1에서는 유전율이 10.2인 기판의 구형과 형태 선로 분포를 나타냈다. 이 그림에서는 1.85"의 파장 길이에 맞는 선로 넓이를 나타내고 있음을 알 수 있으며 이와 유사하게 그림 2에서는 유전율이 2.1인 물질의 선로 넓이를 나타내고 있음을 알 수 있다. 이 그림들로부터 유전율이 높을수록 선로의 폭이 더 좁아진다는 것을 예측할 수 있다.


그림 2.  $\epsilon_r = 2.1$  인 기판의 선로

Fig. 2. Fraction of a wavelength on low-dielectric laminates.

표 1에는 재질에 따른 기판의 유전율을 나타내고 있다.

표 1. 재질에 따른 유전율

Table 1. Dielectric constants of base materials.

물질	$\epsilon_r$	비고
공기(진공)	1.0	
알루미나	9.6, 10.2, 10.5	
석영	6 ~ 8	
베릴륨	6.6	
테프론(듀로이드사)	2.2	
테프론(폴리가이드사)	2.32	
세라믹(엡실란사)	10.0	
세라믹(3M사)	10.3	

## 2.2. 유전체의 두께

다음으로 중요하게 고려해야 할 사항은 유전체의 두께인데 이는 접지면과 선로와의 공간을 결정하는 파라미터인 동시에 선로 밀도와 정전 용량을 결정하는 요소이다. 초고주파 회로의 적층판이나




그림 3. 초고주파 적층판 / 기판

Fig. 3. Microwave laminates and substrates.




그림 4. 유전체의 두께

Fig. 4. Dielectric thickness dimension.

기판은 사이에 두는 유전체가 삽입되어 있는데 그림 3(a)는 양면 기판을 나타내고 (b)는 전면 기판을 나타내고 있다.

그림 4는 클래딩(도금) 하지 않은 유전체만의 두께를 나타낸 것으로 순수한 유전체만의 두께이며 스트립 선로와 접지층 사이의 공간을 나타낸 것이다. 만일 이 금속의 두께를 합친 전체 두께로 유전체만의 두께를 대신하여 파라미터를 계산하면 회로 동작에 중대한 오동작을 일으키게 된다.

이상에서 기술한 유전율과 유전체의 두께가 스트립 전송 선로의 임피던스에 미치는 식은

$$Z_0 \sqrt{\epsilon} = 60 \log_e \left( \frac{4b}{\pi d} \right)$$

으로 나타낼 수 있다. 여기서

$Z_0$  : 선로의 특성 임피던스

$\epsilon$  : 적층판이나 기판의 유전 상수

$b$  : 접지면과 선로와의 간격(유전체의 두께)

$d$  : 선로의 넓이와 구리 박막의 두께와의 관계 등을 각각 나타낸다.

따라서 유전율과 유전체의 두께가 임피던스 값을 결정하는데 큰 영향을 미치는 파라미터로 작용됨을 알 수 있다.

또한, 유전율과 유전체 두께의 허용 오차도 대단히 중요한 변수로 작용하며 때로는 실제 동작값보

다 이러한 허용 오차가 훨씬 더 중요할 때가 많다. 예를 들면 G-10(유리 에폭시 기판)과 테프론 기판의 비유전율과 유전체 두께의 허용 오차에 대한 임피던스의 변화를 비교 분석하여 아래 표 2에 그 결과를 나타냈다. (단, G-10(유리 에폭시 기판)의 비유전율은  $4.0 \sim 4.6$ 이며 두께는  $0.031'' \pm 0.004$ 이고, 테프론(PTFE 기판)의 비유전율은  $2.50 \sim 2.54$ 이며 두께는  $0.031'' \pm 0.001$ 이다.)

**표 2. 유전율과 유전체의 두께의 변화에 따른 임피던스의 변화**

**Table 2. Change of impedance by variation of dielectric constant & dielectric thickness.**

	G-10	테플론
$\Delta \epsilon$	$\pm 7.5\%$	$\pm 2\%$
$\Delta Z$	$3.77\Omega (7.5\%)$	$1.0\Omega (2\%)$
$\Delta b$	$\pm 0.004''$	$\pm 0.001''$
$\Delta Z$	$9.77\Omega (19.5\%)$	$2.5\Omega (5\%)$

이상의 결과로부터 유전율을 변화시키면 원하는 임피던스값을 얻을 수 있고, 또 임피던스의 백분율 변화비가 유전체 두께의 백분율 변화비보다 훨씬 더 크다는 것도 알 수 있다. 일례로 두께가  $13\% (\pm 0.004'')$  변화하면 임피던스는  $19.5\%$ 가 변화한다. 같은 방법으로 두께가  $3\% (\pm 0.001'')$  변화하면 임피던스는  $5\%$  변화함을 알 수 있으며 결론적으로 임피던스는 주어진 유전체의 두께를 통해 숫자로 표시할 수 있음을 알 수 있다. 실제로 고주파 회로를 설계할 때 적층판이나 기판의 파라미터들의 허용 오차는 서로 밀접하게 연관되어 있는 경우가 많다. 따라서 회로 설계자는 이상에서 논의한 재질의 허용 오차에 관해서도 충분히 검토해야 한다.

### 2.3. 접지면과 회로 소자의 부착

다음으로 중요한 것은 소자의 실장과 접지면의 부착인데 소자 실장은 회로 소자들을 기판에 부착하는 것이고 접지면 부착은 접지면을 기판에 부착하는 것이다. 대부분의 고주파 회로 소자들의 실장은 납땜이나 에폭시 접착제에 의해 이루어지므로 납땜과 에폭시 접착제의 물성을 알아야 한다. 회로를 실장할 때 세심한 주의를 요하는 것은 표면 실장 기술인 SMT(surface mount technology)인데 이는 단일 고주파 접착 회로(MMIC ; monolithic microwave intergrated circuits)에서 이용되는 기술인데 이때 주의해야 할 것은 두 금속면을 완전

히 접착시키는 것이다. 그러나 금속들은 각자의 특성을 지니고 있기 때문에 금속이 접착될 때 열에 의한 변형이나 화학적 변화 등을 고려해야만 한다. 일반적으로 가장 많이 사용되는 납땜은 납주석이며 용융 온도는  $182.7^{\circ}\text{C} \sim 320^{\circ}\text{C}$  범위에 있는데 이 온도 범위는 납과 주석의 혼합비에 의해 녹는 점이 결정이 된다.

주석 및 알미늄 이외의 다른 금속들도 납땜용으로 사용되는데 인듐, 은, 금, 카드뮴, 아연등과 같은 것들이 있다. 이들은 각각의 납땜하려는 기판의 표면 금속에 따라 그 성질이 결정된다.

납주석(60:40)으로 금기판에 납땜을 할 때는 주의해야 할 점이 있는데 주석과 금사이 납땜 부위에 크래들이 발생할 수 있는데 이를 해결하기 위하여 주석이 없는 납땜을 사용하여 금속들의 상호 작용을 제거하지만 양립성이 부족하게 된다. 이러한 점을 감안하여 두번재 방법을 채택하면 미량의 은을 포함한 납땜을 사용하는 것이다. (일반적으로 이러한 함량의 은은 주석 62.5 %, 납 36.1 %, 은 1.4 % 암.) 은은 금이나 주석의 상호 작용, 여과, 크래의 발생 등을 억제하는 특성이 있다. 그러나 기판을 생산하는데 있어 경제적인 면을 고려하고 또 기판의 금속 성분 및 결합 금속의 계면 사이에 상호 작용을 충분히 검토해야만 한다.

납땜에 의한 방법 이외에 회로 소자를 실장하는 방법은 에폭시 접착 방법이다. 에폭시는 캐리어를 형성하는 칩안의 트랜지스터나 기판과 작은 칩사이의 접착에 많이 사용된다. 에폭시를 사용하는 이유는 높은 열을 가할 수 없는 곳에서 사용할 수 있기 때문이다. 그리고 에폭시를 사용해야 할 기판 부위는 청결해야 하며 에폭시는 오염 물질들이 잘 부착이 되기 때문에 부착된 오염 물질에 의해 전기적 특성이 매우 저하된다.

에폭시를 나얄미늄이나 순수한 금에서 사용하면 안되는데 그 이유는 에폭시는 산소와 수소로 이루어진 라디칼이 있지만 나얄미늄과 순수한 금은 이러한 하이드록실 라디칼을 포함하고 있지 않기 때문에 접착력이 저하된다. 이를 극복하기 위해서 iridite 및 alodine 가공법이나 간략한 도금법을 이용하는데 이는 필요한 라디칼을 부여하여 접착을 가능하도록 한 것이다.

### 2.4. 회로의 패키지

마지막으로 회로의 패키지를 어떻게 설계할 것인지 고려해야 한다. 즉, 설계한 회로의 동작 여부를 시험판(bread board)을 통하여 점검을 한 후 패키지로 제조해야 한다. 만일 잘못 설계된 패키지가





그림 5. 마이크로스트립 선로와 커넥터의 연결

Fig. 5. Substrate-to-connector transitions.





그림 6. 전송 방법의 차이에 따른 통과 대역의 응답 특성

Fig. 6. Bandpass filter response with different transition methods.


있다면 이러한 간단한 시험에 의해서도 오류를 수 정할 수 있다.

다음 그림 5에서 패키지로 설계할 때 기판과 전송 선로의 연결 부분에서 특히 주의 해야 하는 부분을 나타내었다.

그림 5의 (a)에서는 회로에 직접 텁으로 납땜된 단자를 가진 알미늄 케이스 내부의 마이크로스트립 기판의 단면을 나타내고 있다. 이 회로는 대역 통과 필터로 기판에 직접 납땜된 커넥터를 통하여 신호를 전송시키는 것이며 그림 5 (b)는 통과 대역

을 보여주고 있다. 이것은 저역과 고역을 차단하는 좋은 대역 필터로 작용하고 있음을 알 수 있지만 사용 온도가 상반되어 있으므로 이러한 온도 범위에서 연결 부분의 기계적 강도를 경감하지 않는다면 납땜 부위에서 크랙이 발생한다.

그림 6 (a)에는 기계적 강도를 줄이기 위해서 기



(PIN CONSTRUCTION)




그림 7. 전기적 특성 향상을 위한 천이 가능한 텁 단자

Fig. 7. Movable tab.

판과 커넥터 사이에 리본으로 연결하였으나 통과 대역의 말단에 노이즈가 발생하여 회로의 오동작을 일으키는 요인이 된다. 따라서 리본의 인덕턴스는 노이즈를 발생시키고 전송 선로의 인덕턴스를 증가시키는 주요 원인이 되는데 이를 그림 6 (b)에서 나타냈다. 따라서 이와 같은 방법은 기판에서 기계적인 강도 문제는 해결할 수 있지만 전기적인 문제가 발생하게 되므로 이러한 문제를 종합적으로 해결하기 위하여 다음 그림 7 과 같은 구조의 핀탭을 사용하여 커넥터와 스트립선로를 연결하면 리본의 인덕턴스가 감소하여 전체적으로 전기적 특성이 향상된다.

다음으로 마이크로스트립 회로를 패킹할 때 주 의해야 하는 것은 케이스의 높이이다. 앞서 언급한 바와 같이 회로를 회로 시험판과 같이 케이스가 없는 평면판 위에서 구성하여 시험을 할 것이며 그리고 이 시험을 한 후 케이스 조립으로 들어갈 것이다. 그런데 갑자기 응답 대역이 천이하거나, 대역의 중간이 크게 공진이 되는 일 등이 발생할 수도 있다. 이것은 회로 설계자가 케이스(차폐층)로 인한 회로 동작의 변화를 전혀 고려하지 않은

채로 회로를 구성한 결과이다. 이러한 난관을 극복하기 위해서는 회로와 접지 평면 사이 공간의 10 배 이상의 공간 위로 커버를 설정해 놓아야 한다. 즉 회로 기판의 두께가 0.03" 이면 커버는 약 0.3 " 이상 이격해야 한다. 또한 가급적 회로들 사이는 분리하는 것이 좋은데 이는 어떠한 도파 효과도 발생되지 않게 하기 위해서이다. 이러한 기본적인 예방 조치로써 회로 설계 단계에서부터 문제가 발생하는 것을 억제할 수 있다. 지금까지 고주파 회로를 패키지로 설계할 때 바람직한 두가지 방법을 언급했다. 이외에도 회로 설계를 할 때 다른 여러 가지 문제가 발생할 수 있는데 그러한 것들은 설계 단계에서 미리 예측할 수 있는 것들이 대부분 이므로 패키지화 되기 전에 해결할 수 있을 것이다.

### 3. 맷 음 말

이상에서 알 수 있는 바와 같이 완전한 회로 설계는 이론만으로 이루어지는 것이 아니다. 즉, 회

로 시험판에서 이루어진 회로 설계는 완전한 설계가 될 수 없다. 따라서 설계자는 회로의 용도에 맞는 적합한 재질의 기판, 접착 재료, 커넥터 및 케이스 등을 사용하여 씨야 고신뢰성의 우수한 PCB 회로를 설계해야 한다.

### 참 고 문 헌

1. Microwave Materials & Fabrication Techniques p 1 ~ p 59.
2. Plastics for Electronics chapter 1 ~ 2.
3. Epoxy Resins and Composites.
4. Numerical Techniques for Millimeter-wave & Micro-wave.
5. Microwave Circuits Analysis & CAD.
6. Waveguide Components for Antenna Feed Systems Theory And CAD
7. 고주파 회로 설계의 노하우
8. PCB 설계 기법
9. 노이즈 종합대책
10. 전자파 장해 측정 및 방지 대책 연구 보고서

저자소개

이찬오



1995년 2월 광운대학교 전기공학과 졸업 1996년 7월 현재 광운대학교 전기공학과 대학원 석사과정 재학중.

정일형



1967년 12월 8일생. 1990년 2월 광운대학교 전기공학과 졸업. 1992년 2월 동대학원 전기공학과 석사. 현재 동대학원 전기공학과 박사과정.

장인범



1995년 2월 광운대학교 전기공학과 졸업 1996년 7월 현재 광운대학교 전기공학과 대학원 석사과정 재학중

이준웅



1940년 10월 24일생. 1964년 2월 한양대 전기공학과 졸업. 1970년 2월 한양대 전기공학과 석사. 1979년 3월 France 국립 Monpellier 전기공학과(공박). 1990년 1월~12월 미국 미시시피 주립대학 교수. 1993년 현재 광운대 전기공학과 교수. 현재 당 학회 편수위원장.

김진사



1967년 6월 22일생. 1993년 2월 원광대학교 전기공학과 졸업. 1995년 2월 광운대학교 전기공학과 졸업(석사). 1996년 현재 광운대학교 대학원 전기공학과 박사과정.

■ 1996년도 8월호의 기술해설 제목과 저자는 다음과 같으니 많은 참고 바랍니다.

題 目	著者 및 所屬
LCD에 광시야가 기술개발의 동향	서대식 (승실대학교)
액정 디스플레이 산업의 발전 전망	장 진 (경희대학교)