• Title/Summary/Keyword: 저 면적

Search Result 716, Processing Time 0.033 seconds

재건축 아파트 규모별 안전 문제점

  • 박경태;손기상
    • Proceedings of the Korean Institute of Industrial Safety Conference
    • /
    • 2001.11a
    • /
    • pp.186-190
    • /
    • 2001
  • 국내의 재건축은 80년대 후반부터 황금알을 낳는 거위로 인식되어 붐을 일으키는 과정에서 공사부실, 분양사기 등 우여곡절을 겪고 또한 경기 부침에 따라 선호도나 경제성에 좌우되는 어려움을 겪어왔다. 정부의 전용면적 18평 이하 저평수 건설의무화로 건설업체의 수익성 악화 우려로 건설기피현상을 보게 되었고, 그 규제가 해제되었다가 다시 20%가 의무화되었다.(중략)

  • PDF

Design of 94-GHz High-Gain Differential Low-Noise Amplifier Using 65-nm CMOS (65-nm CMOS 공정을 이용한 94 GHz 고이득 차동 저잡음 증폭기 설계)

  • Seo, Hyun-woo;Park, Jae-hyun;Kim, Jun-seong;Kim, Byung-sung
    • The Journal of Korean Institute of Electromagnetic Engineering and Science
    • /
    • v.29 no.5
    • /
    • pp.393-396
    • /
    • 2018
  • Herein, a 94-GHz low-noise amplifier (LNA) using the 65-nm CMOS process is presented. The LNA is composed of a four-stage differential common-source amplifier and impedance matching is accomplished with transformers. The fabricated LNA chip shows a peak gain of 25 dB at 94 GHz and has a 3-dB bandwidth at 5.5 GHz. The chip consumes 46 mW of DC power from a 1.2-V supply, and the total chip area, including the pads, is $0.3mm^2$.

A 6Gbps CMOS Feed-Forward Equalizer Using A Differentially-Connected Varactor (차동 연결된 Varactor를 이용한 6Gbps CMOS 피드포워드 이퀄라이저)

  • Moon, Yong-Sam
    • Journal of the Institute of Electronics Engineers of Korea SD
    • /
    • v.46 no.2
    • /
    • pp.64-70
    • /
    • 2009
  • A 6-Gbps feed-forward equalizer having a 6.2-dB gain at 3GHz is designed in 0.13-um CMOS technology and the equalizer helps error-free data recovery over a 7-m SATA cable with 14.7dB loss. Based on a differentially-connected varactor, the proposed equalizer uses only a one-fourth varactor size of a conventional equalizer, which enables the equalizer's integration in a pad-frame, high operating frequency, and low power dissipation of 3.6mW.

대면적 터치스크린용 Index Matching ITO Galss 개발

  • Jeong, Dong-Hwa;Jeong, Jong-Guk;Kim, Chang-Gyu;Jo, Won-Seon
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2014.02a
    • /
    • pp.339.2-339.2
    • /
    • 2014
  • 터치패널은 저항막 방식, 정전용량 방식, 적외선방식, Camera방식 등을 사용하고 있으며 현재 널리 상용화 되어 있는 방식은 정전용량 방식이다. 최근 터치스크린의 면적이 점점 커지게 되면서 점차 저저항, 고투과율을 가지는 IM ITO (Index matching ITO)를 요구하고 있다. 본 연구에서는 중대형 사이즈(15inch 이상)의 Cover glass 일체형 터치센서 구현을 위한 저저항(60ohm/sq이하), 고투과(88% 이상)의 IMITO Glass를 제작하여 전기적,광학적 특성을 분석하여 IMITO 성막조건을 최적화시키는 연구를 하였다. 또한 TSP의 Pattern 시인성을 향상시키기 위해 Index matching층을 고굴절재료와 저굴절 재료를 사용한 다층박막을 형성하여 반사율(0.5% 이하)을 최소화시켜 구현하였다.

  • PDF

Design of ENMODL CLA for Low Power High Speed Multiplier (고속 저전력 곱셈기에 적합한 ENMODL CLA 설계)

  • 백한석;진중호;송관호;문성룡;한석붕;김강철
    • Proceedings of the Korea Institute of Convergence Signal Processing
    • /
    • 2001.06a
    • /
    • pp.93-96
    • /
    • 2001
  • 본 논문에서는 고속 저전력 곱셈기에 적합한 CPA(Carry Propagation Adder)부분의 ENMODL (Enhanced NORA MODL) 설계방식을 제안한다. ENMODL 설계방식은 반복성이 많은 CLA(Carry-Look-ahead Adder) 가산기와 같은 회로에서 많은 면적을 줄일 수 있고 동작 속도를 빠르게 할 수 있다. 따라서 본 논문에서는 저전력 고속 곱셈기에 적합한 CPA 부분을 ENMODL CLA 가산기로 설계했고 현대 0.6$\mu\textrm{m}$ 2-poly 3-metal 공정파라미터를 이용하여 HSPICE로 시뮬레이션 하여 회로의 성능을 확인하였다. 또한, CADENCE tool을 이용하여 16비트 곱셈기에 적합한 ENMODL CLA를 레이아웃 하여 칩 제작 중에 있다.

  • PDF

Low-power Digital Down Conversion filter design for Multi-mode (Multi-mode용 저전력 Digital Down Conversion filter 설계)

  • Kim, Do-Han;Hur, Eun-Sung;Jang, Young-Beom
    • Proceedings of the IEEK Conference
    • /
    • 2007.07a
    • /
    • pp.75-76
    • /
    • 2007
  • 이 논문에서는 IS-95와 WCDMA의 Multi-mode로 동작하는 Multi-mode용 저전력 DDC filter 구조를 제안한다. 기존의 DDC구조의 경우 CIC의 통과대역 특성을 향상시켜 주지만, 저지대역의 감쇠특성은 오히려 나빠지는 문제점을 안고 있었다. 제안된 구조는 CIC 데시메이션 필터의 통과대역 특성은 더욱 향상시켜주며, 저지대역의 감쇠특성도 같이 향상시키는 특징을 가진다. 또한 제안된 절터는 각 필터의 면적을 감소시키기 위해 IS-95와 WCDMA의 각각의 모드에 대해 한 개의 필터를 설계한 후 각 모드에 따라 필터 탭 수를 달리하여 동작하는 Multi-mode의 저전력 구조로 구현하였다.

  • PDF

친환경 건설정책 - 저에너지 친환경 공동주택 시대 열다 - 강동구, 저에너지 친환경 공동주택 가이드라인 확정 -

  • 대한설비건설협회
    • 월간 기계설비
    • /
    • s.236
    • /
    • pp.48-51
    • /
    • 2010
  • 국토해양부(장관 정종환)는 최근 연세대 친환경건축연구센터와 서울시 강동구가 협의('09.8)를 통해 친환경 공동주택 가이드라인을 마련함에 따라 강동구부터 '저에너지 친환경 공동주택 가이드라인' 시행에 들어 간다고 밝혔다. 가이드라인의 주요내용은 공동주택 재건축시 냉 난방 에너지 총 소비량의 40% 이상을 절감하고, 관리동 등 공용시설의 제로에너지화, 지역특성에 맞게 생태면적률 40%이상 확보, 단지내 인공생물 서식공간 조성의 의무화 등이다. 강동구는 앞으로 지어지는 재건축정비사업의 공동주택 모두에 가이드라인 내용을 반영하여 친환경 공동 주택으로 건설을 추진할 계획이며, 특히 고덕지구($1,239,407m^2$, 18,540가구) 및 둔촌지구($626,235m^2$, 9,090가구)부터 적용하여 친환경공동주택단지를 조성할 전망이다.

  • PDF

A Study on Low Power Consuming FEC Design for XFP Transceiver System Transmission (XFP 트랜시버 데이터 전송을 위한 저전력 FEC 설계에 관한 연구)

  • Lee, Min Soo;Lee, Kyeong Won;Yoon, Byoung Don;Min, Hyoung Bok
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2010.11a
    • /
    • pp.973-974
    • /
    • 2010
  • 본 논문에서는 XFP(10 Gb/s Small Form Factor Pluggable) 트랜시버 모듈의 정확한 데이터 전송을 위해 저전력 FEC를 설계하였다. 현재 많이 사용되며 버스트 에러에 강한 Reed-solomon코드를 구현하고 코드의 분산 연산을 통해 저전력 RS코드를 구현하였다. 본 논문에서 제안한 코드는 기존의 RS코드 대비 20% 면적이 감소하는 것을 확인할 수 있었으며, 또한 전력소모가 10% 감소되는 것을 확인 할 수 있었다.

합성섬유를 증발매체로한 저농도 방사성액체폐기물 처리

  • 김태국;김길정;이영희
    • Proceedings of the Korean Nuclear Society Conference
    • /
    • 1996.05c
    • /
    • pp.513-518
    • /
    • 1996
  • 저농도 방사성 액체폐기물의 최종 처리를 목적으로 본 연구에서는 면 35%와 Polyester 65%가 함유된 합성섬유를 증발매체로 하여 자연상태의 공기를 강제 송풍시키는 자연증발처리시설에서 증발에 영향을 미치는 주요 변수에 따라 증발 단위 면적당 Cs-137, Co-60을 함유한 방사성 폐액의 증발량측정 및 제염계수를 조사하였다. 증발효과는 유입공기의 습도가 낮고, 공기의 유속과 공급액의 유량이 증가하고 유입공기 및 폐액의 온도가 높아질수록 증발량이 증가하였다. 실험결과 유입된 공기는 1$0^{\circ}C$ 이상, 습도는 80% 이하, 공급폐액의 유량이 3.4 $\ell$/hr $m^2$ 이상, 공기유속은 1.14~l.47 m/sec 범위가 조업조건이며 이때 제염계수는 5.1 $\times$ $10^3$, 배출공기의 방사능 농도는 4.7$\times$$10^{-13}$ $\mu$Ci/$m\ell$ air로 측정되었다. 공급유량이 4.6$\ell$/hr.$m^2$와 공기유속이 1.47 m,/sec일때 최대 증발조건으로 나타났으며, 이때 증발량은 총 증발면적 11,250$m^2$ 에서 1.2 ㎥/hr로 측정되었으며 대기의 온.습도 및 풍속에 따른 실험을 통하여 달톤형 증발식의 Wind Factor [Eh = (0.0168 + 0.0141V)$\Delta$H]를 도출하였다.

  • PDF

Low-Power Bus Driven Floorplan for Segmented Bus Design (버스 분할 설계를 위한 저전력 버스 기반 평면계획)

  • Yoo, Jae-Min;Rim, Chong-Suk
    • Journal of the Institute of Electronics Engineers of Korea SD
    • /
    • v.43 no.10 s.352
    • /
    • pp.134-139
    • /
    • 2006
  • In this paper we present the Low-Power Bus Driven Floorplan(BDF) in which the bus power consumption is minimized by using a new cost function. The previously reported BDF has used the cost function which minimizes only the chid and the bus area. However, such a cost function may not consider the bus power consumption determined by the topology of a bus in case of the segmented bus design. In this paper, we formulate a new cost function which. reflects the communication frequency and the real distance between blocks in a bus to model the bus power consumption. For the Low-Power BDF with the new cost function, the experimental results show the bus power consumption cost is reduced by 11.43% on the average.