• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2019년도 춘계학술대회
• /
• pp.254-256
• /
• 2019

소수체 GF(p)와 이진체 $GF(2^m)$ 상의 다중 타원곡선을 지원하는 듀얼 필드 ECC (DF-ECC) 프로세서를 설계하였다. DF-ECC 프로세서의 저면적 설와 다양한 타원곡선의 지원이 가능하도록 워드 기반 몽고메리 곱셈 알고리듬을 적용한 유한체 곱셈기를 저면적으로 설계하였으며, 페르마의 소정리(Fermat's little theorem)를 유한체 곱셈기에 적용하여 유한체 나눗셈을 구현하였다. 설계된 DF-ECC 프로세서는 스칼라 곱셈과 점 연산, 그리고 모듈러 연산 기능을 가져 다양한 공개키 암호 프로토콜에 응용이 가능하며, 유한체 및 모듈러 연산에 적용되는 파라미터를 내부 연산으로 생성하여 다양한 표준의 타원곡선을 지원하도록 하였다. 설계된 DF-ECC는 FPGA 구현을 하드웨어 동작을 검증하였으며, 0.18-um CMOS 셀 라이브러리로 합성한 결과 22,262 GEs (gate equivalences)와 11 kbit RAM으로 구현되었으며, 최대 100 MHz의 동작 주파수를 갖는다. 설계된 DF-ECC 프로세서의 연산성능은 B-163 Koblitz 타원곡선의 경우 스칼라 곱셈 연산에 885,044 클록 사이클이 소요되며, B-571 슈도랜덤 타원곡선의 스칼라 곱셈에는 25,040,625 사이클이 소요된다.

• 한국정보통신학회논문지
• /
• 제20권9호
• /
• pp.1755-1762
• /
• 2016

본 논문에서는 입력전압 범위가 향상된 저면적 이중출력 스위치드 커패시터 DC-DC 변환기를 제안하였다. 기존의 스위치드 커패시터는 면적이 작고 저렴하지만, 효율적인 전압변환을 하는 입력전압의 범위가 좁고 다중출력의 경우 면적이 커지고 전력효율이 낮아진다. 제안된 스위치드 커패시터 DC-DC 변환기는 입력전압에 따라 커패시터 어레이 구조를 변경하여 최적의 효율을 갖는 입력 범위를 증가시켰다. 그리고 두 개의 스위치 어레이를 공유함으로써 스위치와 커패시터 수를 32개에서 25개로 줄였다. 제안된 변환기는 $0.18{\mu}m$ CMOS 공정에서 제작하였다. 시뮬레이션 결과 입력전압 범위는 0.7~1.8V이고, 최대 전력 효율은 90%이며, 칩의 면적은 $0.255mm^2$이다.

• 대한전자공학회논문지SD
• /
• 제45권8호
• /
• pp.67-74
• /
• 2008

다양한 하드웨어 공유 및 최적화 방법을 적용하여 저면적/고성능 AES(Advanced Encryption Standard) 암호/복호 프로세서를 설계하였다. 라운드 변환블록 내부에 암호연산과 복호연산 회로의 공유 및 재사용과 함께 라운드 변환블록과 키 스케줄러의 S-Box 공유 등을 통해 회로 복잡도가 최소화되도록 하였으며, 이를 통해 S-Box의 면적을 약 25% 감소시켰다. 또한, AES 프로세서에서 가장 큰 면적을 차지하는 S-Box를 합성체 $GF(((2^2)^2)^2)$ 연산을 적용하여 구현함으로써 $GF(2^8)$ 또는 $GF((2^4)^2)$ 기반의 설계에 비해 S-Box의 면적이 더욱 감소되도록 하였다. 64-비트 데이터패스의 라운드 변환블록과 라운드 키 생성기의 동작을 최적화시켜 라운드 연산이 3 클록주기에 처리되도록 하였으며, 128비트 데이터 블록의 암호화가 31 클록주기에 처리되도록 하였다. 설계된 AES 암호/복호 프로세서는 약 15,870 게이트로 구현되었으며, 100 MHz 클록으로 동작하여 412.9 Mbps의 성능이 예상된다.

• 한국조경학회지
• /
• 제31권4호
• /
• pp.90-100
• /
• 2003

본 연구는 기존 건축물 옥상녹화에 이용 가능한 저토심 옥상녹화 시스템 을 연구하고 개발하고자 수행되었다. 연구목적을 달성하기위해서 시스템의 개념적 모델이 선행 연구로부터 유추되었고 개념적 모델로부터 실험을 위한 시스템들이 제안되었다. 건축물 옥상 위에 설치된 이 시스템들에서 기린초의 생육에 대하여 인공배지 종류, 토심, 그리고 배수 형태의 효과들이 2002년 4월 3일부터 10월 18일까지 연구되었다. 인공배지 종류는 단용과 혼용이고, 토심은 5cm, l0cm,그리고 15cm이며, 배수 형태는 저수$.$배수형과 배수형으로 하였다. 여기서, 인공배지 단용은 폐유리 미분 100에 발포제를 1∼2정도 첨가하고, 착색제를 1정도 첨가한 후, 6∼8$^{\circ}C$/min로 승온하여 750∼85$0^{\circ}C$의 온도에서 발포시킨 다공질 유리를 수냉식으로 급랭하고, 분쇄기로 이송하여 l0mm이하로 분쇄하고 입도를 조절하여 얻어진 다공질 유리 파쇄물과 수피를 부피 비 6:4로 혼합하여 조성된 것이며 인공배지 혼용은 인공배 지 단용에 양토(모래 46%, 미사 40%, 점토 14%)를 부피비 5:5로 혼합하여 조성된 것이다. 피복면적, 지상부와 지하부의 생체중과 건물중, 그리고 시각적 질을 조사하였다. 각 변수들은 던칸의 다중범위 검정으로 통계처리 하였으며 처리들간의 유의수준은 5%였다. 그리고 기존 건축물 옥상에 대한 과부하의 위험을 피하기 위해서 각 시스템의 중량이 평가되었다. 그 결과를 요약하면 다음과 같다. 실험기간 중에 피복면적에 대한 배수 형태의 효과는 유의성 있는 차이를 나타내지 않았다. 인공배지 혼용의 피복면적은 인공배지 단용의 것보다 통계적으로 유의성 있게 높았다. 토심 5cm처리의 피복면적은 나머지 처리들의 피복면적보다 통계적으로 유의성 있게 낮았다. 토심 l0cm처리와 토심 15cm처리는 통계적으로 유의성이 없는 것으로 나타났다. 지상부와 뿌리의 생체중 및 건물중과 시각적 질에 대한 처리들의 효과는 피복면적에 대한 것과 유사하거나 동일하였다. 결과적으로, 기린초의 생육은 인공배지 단용보다 인공배지 혼용에서 더 높았고, 토심 10∼15cm에서 더 높았으며, 배수 형태에서는 뚜렷한 차이를 나타내지 않았다. 이 결과를 토대로, 기존 건축물 옥상에 적용 가능한 시스템의 허용하중과 기린초의 생육을 동시에 고려해볼 때, 저토심 옥상녹화 시스템 은 인공배지 종류에서는 혼용이, 토심은 10cm, 그리고 배수형태는 배수형이 적합하다고 보았다. 제안된 조건으로 조성된 시스템은 인공배지가 포장용수량상태일 때 그 중량이 약 115kg/$m^2$정도로 나타났다.

• 한국정보통신학회논문지
• /
• 제19권4호
• /
• pp.888-894
• /
• 2015

국가보안기술연구소(NSRI)에서 개발된 경량 블록암호 알고리듬 LEA(Lightweight Encryption Algorithm)의 효율적인 하드웨어 설계에 대해 기술한다. 마스터키 길이 128비트를 지원하도록 설계되었으며, 라운드 변환블록과 키 스케줄러의 암호화 연산과 복호화 연산을 위한 하드웨어 자원이 공유되도록 설계하여 저전력, 저면적 구현을 실현했다. 설계된 LEA 프로세서는 FPGA 구현을 통해 하드웨어 동작을 검증하였다. Xilinx ISE를 이용한 합성결과 LEA 코어는 1,498 슬라이스로 구현되었으며, 135.15 MHz로 동작하여 216.24 Mbps의 성능을 갖는 것으로 평가 되었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2004년도 춘계종합학술대회
• /
• pp.635-641
• /
• 2004

본 논문에서는 802.113 무선 근거리 통신망(wireless LAM)용 5.25GHz 저잡음 증폭기(LNA)에 대해 고가 장비를 사용하지 않고도 전압이득, 잡음지수 및 입력 임피던스를 측정할 수 있는 새로운 형태의 고주파 81ST(Built-In Self-Test, 자체내부검사)회로 설계 및 검사 기술을 제안한다. 본 연구에서 제작된 BIST 회로는 기존의 고가 검사 장비 대신 고주파 회로의 결함검사나 성능검사에 적용될 수 있다. 이러한 BIST 회로는 1V의 공급전압에서 동작하며, 0.18$\mu\textrm{m}$ SiGe 공정으로 제작되어 있다. 이러한 접근방법은 입력 임피던스 정합과 출력 전압 측정을 이용한다. 본 방법에서는 DUT(Device Under Test: 검사대상이 되는 소자)와 BIST 회로가 동일 칩 상에 설계되어 있기 때문에 측정할 때 단지 디지털 전압계와 고주파 전압 발생기만이 필요하며, 측정이 간단하고 비용이 저렴하다는 장점이 있다. BIST 회로가 차지하는 면적은 LNA가 차지하는 전체면적의 약 18%에 불과하다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2014년도 추계학술대회
• /
• pp.753-754
• /
• 2014

본 논문에서는 차량 충돌 예방 장거리 레이더용 고 이득 및 저 잡음 77GHz CMOS 저 잡음 증폭기를 제안한다. 이러한 회로는 2볼트 전원전압 및 77GHz의 주파수에서 동작한다. 이러한 회로는 TSMC $0.13{\mu}m$ 혼성신호/고주파 CMOS 공정($f_T/f_{MAX}=120/140GHz$)으로 설계되어 있다. 전체 칩 면적을 줄이기 위해 실제 수동형 인덕터 대신 전송선을 이용하였다. 제안한 회로는 최근 발표된 연구결과에 비해 34.33dB의 가장 높은 전압이득과 5.6dB의 가장 낮은 잡음지수 특성을 보였다.

• KSBB Journal
• /
• 제6권4호
• /
• pp.425-429
• /
• 1991

이상의 실험 결과로부터 다음과 같은 결과를 얻었다. 1. $TiO_2-SiO_2-AL_2O_3-B_2O_3-CaO-Na_2O$계에서 분상을 일으켰을 때 $600^{\circ}C$, 6시간 열처리시켰을 때 최대의 비표면적을 나타냈다. 2. 저온에서 열처리 시간이 증가하면 비표면적은 증가하고 고온에서는 열처리 시간이 증가하면 비표면적은 감소하다가 다시 증가한다. 3. 상분리 및 비표면적은 열처리 시간보다 열처리 온도에 더욱 민감하였다.

• 대한전자공학회논문지SD
• /
• 제45권6호
• /
• pp.96-103
• /
• 2008

본 논문에서는 새로운 저전력 및 저면적 리드-솔로몬 (Reed-Solomon) 복호기를 제안한다. 제안하는 리드-솔로몬 복호기는 새로운 단순화된 수정 유클리드 알고리즘을 사용하여 낮은 하드웨어 복잡도 및 저전력 리드-솔로몬 복호가 가능하다. 새로운 단순화된 수정 유클리드 알고리즘은 하드웨어 복잡도를 줄이기 위해서 새로운 초기 조건 및 다항식 연산 방식을 사용한다. 따라서 3t개의 기본 셀로 구성된 새로운 단순화된 수정 유클리드 구조는 기존 수정 유클리드 구조는 물론 베르캠프-메세이 구조들에 비해 가장 낮은 하드웨어 복잡도를 갖는다. $0.18{\mu}m$ 삼성 라이브러리를 사용하여 논리합성을 수행한 리드-솔로몬 복호기는 370MHz의 동작 주파수 및 2.9Gbps의 데이터 처리 속도를 갖는다. (255, 239, 8) 리드-솔로몬 코드 복호를 수행하는 단순화된 수정 유클리드 구조와 전체 리드-솔로몬 복호기의 게이트 수는 각각 20,166개와 40,136개이다. 따라서 구현한 리드-솔로몬 복호기는 기존 DCME 복호기에 비해 5%의 게이트 수 절감 효과를 갖는다.

• 한국콘크리트학회:학술대회논문집
• /
• 한국콘크리트학회 2008년도 춘계 학술발표회 제20권1호
• /
• pp.677-680
• /
• 2008

저발열형 고로슬래그 시멘트의 초기강도 발현 특성을 향상시키기 위하여 낮은 분말도의 고로슬래그 분말과 보통 포틀랜드시멘트를 혼합 분쇄하여 입자 표면을 개질하였다. 사전 분쇄한 고로슬래그 분말의 비표면적은 $2535cm^2/g$(BS2), $3245cm^2/g$(BS3)의 2가지를 사용하였으며, 고로슬래그 분말과 시멘트를 진동밀에 투입하여 10분부터 30분까지 혼합 분쇄하여 표면을 개질하였다. 시멘트에 대한 고로슬래그 분말의 혼합비는 60$^{\sim}$80%의 3수준으로 변화시켰으며 혼합분쇄 후 비표면적의 변화, 입도분표, 시멘트의 수화열, 몰탈의 압축강도를 측정하였다. 시판 삼성분계 저발열 시멘트(LHC)와 비교시험 결과, 7일 압축강도발현의 100%이상과 72시간 누적수화열 170J/g 이하의 값을 만족하는 배합 및 혼합분쇄 시간을 찾을 수 있었으며 저분말도 고로슬래그를 다량으로 활용한 저발열 슬래그시멘트의 가능성을 확인하였다.