• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.262-262
• /
• 2016

최근 고해상도 디스플레이가 주목받으면서 기존 비정질 실리콘(a-Si)을 대체할 수 있는 재료에 관한 연구가 활발히 진행되고 있다. a-Si의 경우 간단한 공정 과정, 적은 생산비용, 대면적화가 가능하다는 장점이 있지만 전자 이동도가 매우 낮은 단점이 있다. 반면, 산화물 반도체는 비정질 상태에서 전자 이동도가 높으며 큰 밴드갭을 가지고 있어 투명한 특성을 나타낼 뿐만 아니라, 저온공정이 가능하여 기판의 제한이 없는 장점을 가지고 있다. 대표적으로 가장 널리 연구되고 있는 산화물 반도체는 a-IGZO(amorphous indium-gallium-zinc oxide)이다. 그러나 InZnO(IZO) 기반의 산화물 반도체에서 carrier suppressor 역할을 하는 Ga(gallium)은 수요에 대한 공급이 원활하지 못하여 비싸다는 단점이 있다. 그러므로 경제적이면서 a-IGZO와 유사한 전기적 특성을 나타낼 수 있는 suppressor 물질이 필요하다. 따라서 본 연구에서는 IZO 기반의 산화물 반도체에서 Ga을 Hf(hafnium), Zr(zirconium), Si(silicon)으로 대체하여 용액증착(solution-deposition) 공정으로 각각의 채널층을 형성한 back-gate type의 박막 트랜지스터(thin-film transistor, TFT) 소자를 제작하였다. 용액증착 공정은 물질의 비율을 자유롭게 조절할 수 있고, 대기압의 조건에서도 공정이 가능하기 때문에 짧은 공정시간과 저비용의 장점이 있다. 제작된 소자는 p-type Si 위에 게이트 절연막으로 100 nm의 열산화막이 성장된 기판을 사용하였다. 표준 RCA 클리닝 후에 각 solution 물질을 spin coating 방식으로 증착하였다. 이후, photolithography, develop, wet etching의 과정을 거쳐 채널층 패턴을 형성하였다. 또한, 산화물 반도체의 전기적 특성을 향상시키기 위해서 후속 열처리 과정(post deposition annealing, PDA)은 필수적이다. CTA 방식은 높은 열처리 온도와 긴 열처리 시간의 단점이 있다. 따라서, 본 연구에서는 $100^{\circ}C$ 이하의 낮은 온도와 짧은 열처리 시간의 장점을 가지는 MWI (microwave irradiation)를 후속 열처리로 진행하였다. 그 결과, 각 물질로 구현된 소자들은 기존 a-IGZO와 비교하여 적은 양의 carrier suppressor로도 우수한 전기적 특성 및 안정성을 얻을 수 있었다. 따라서, Si, Hf, Zr 기반의 산화물 반도체는 기존의 Ga을 대체하여 저비용으로 디스플레이를 구현할 수 있는 IZO 기반 재료로 기대된다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.258-258
• /
• 2016

최근 디스플레이 산업의 발전에 따라 고성능 디스플레이가 요구되며, 디스플레이의 백플레인 (backplane) TFT (thin film transistor) 구동속도를 증가시키기 위한 연구가 활발히 진행되고 있다. 트랜지스터의 구동속도를 증가시키기 위해 높은 이동도는 중요한 요소 중 하나이다. 그러나, 기존 백플레인 TFT에 주로 사용된 amorphous silicon (a-Si)은 대면적화가 용이하며 가격이 저렴하지만, 이동도가 낮다는 (< $1cm2/V{\cdot}s$) 단점이 있다. 따라서 전기적 특성이 우수한 산화물 반도체가 기존의 a-Si의 대체 물질로써 각광받고 있다. 산화물 반도체는 비정질 상태임에도 불구하고 a-Si에 비해 이동도 (> $10cm2/V{\cdot}s$)가 높고, 가시광 영역에서 투명하며 저온에서 공정이 가능하다는 장점이 있다. 하지만, 차세대 디스플레이 백플레인에서는 더 높은 이동도 (> $30cm2/V{\cdot}s$)를 가지는 TFT가 요구된다. 따라서, 본 연구에서는 차세대 디스플레이에서 요구되는 높은 이동도를 갖는 TFT를 제작하기 위하여, amorphous In-Ga-Zn-O (a-IGZO) 채널하부에 화학적으로 안정하고 전도성이 뛰어난 SnO2 채널을 얇게 형성하여 TFT를 제작하였다. 표준 RCA 세정을 통하여 p-type Si 기판을 세정한 후, 열산화 공정을 거쳐서 두께 100 nm의 SiO2 게이트 절연막을 형성하였다. 본 연구에서 제안된 적층된 채널을 형성하기 위하여 5 nm 두계의 SnO2 층을 RF 스퍼터를 이용하여 증착하였으며, 순차적으로 a-IGZO 층을 65 nm의 두께로 증착하였다. 그 후, 소스/드레인 영역은 e-beam evaporator를 이용하여 Ti와 Al을 각각 5 nm와 120 nm의 두께로 증착하였다. 후속 열처리는 퍼니스로 N2 분위기에서 $600^{\circ}C$의 온도로 30 분 동안 실시하였다. 제작된 소자에 대하여 TFT의 전달 및 출력 특성을 비교한 결과, SnO2 층을 형성한 TFT에서 더 뛰어난 전달 및 출력 특성을 나타내었으며 이동도는 $8.7cm2/V{\cdot}s$에서 $70cm2/V{\cdot}s$로 크게 향상되는 것을 확인하였다. 결과적으로, 채널층 하부에 SnO2 층을 형성하는 방법은 추후 높은 이동도를 요구하는 디스플레이 백플레인 TFT 제작에 적용이 가능할 것으로 기대된다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.257-257
• /
• 2016

최근에 메모리의 초고속화, 고집적화 및 초절전화가 요구되면서 resistive random access memory (ReRAM), ferroelectric RAM (FeRAM), phase change RAM (PRAM)등과 같은 차세대 메모리 기술이 활발히 연구되고 있다. 다양한 메모리 중에서 특히 resistive random access memory (ReRAM)는 빠른 동작 속도, 낮은 동작 전압, 대용량화와 비휘발성 등의 장점을 가진다. ReRAM 소자는 절연막의 저항 스위칭(resistance switching) 현상을 이용하여 동작하기 때문에 SiOx, AlOx, TaOx, ZrOx, NiOx, TiOx, 그리고 HfOx 등과 같은 금속 산화물에 대한 연구들이 활발하게 이루어지고 있다. 이와 같이 다양한 산화물 중에서 AlOx는 ReRAM의 절연막으로 적용되었을 때, 우수한 저항변화특성과 안정성을 가진다. 하지만, AlOx 박막을 형성하기 위하여 기존에 많이 사용되어지던 PVD (physical vapour deposition) 또는 CVD (chemical vapour deposition) 방법에서는 두께가 균일하고 막질이 우수한 박막을 얻을 수 있지만 고가의 진공장비 사용 및 대면적 공정이 곤란하다는 문제점이 있다. 한편, 용액 공정 방법은 공정과정이 간단하여 경제적이고 대면적화가 가능하며 저온에서 공정이 이루어지는 장점으로 많은 관심을 받고 있다. 본 연구에서는 sputtering 방법과 용액 공정 방법으로 형성한 AlOx 기반의 ReRAM에서 메모리 특성을 비교 및 평가하였다. 먼저, p-type Si 기판 위에 습식산화를 통하여 SiO2 300 nm를 성장시킨 후, electron beam evaporation으로 하부 전극을 형성하기 위하여 Ti와 Pt를 각각 10 nm와 100 nm의 두께로 증착하였다. 이후, 제작된 AlOx 용액을 spin coating 방법으로 1000 rpm 10 초, 6000 rpm 30 초의 조건으로 증착하였다. Solvent 및 불순물 제거를 위하여 $180^{\circ}C$의 온도에서 10 분 동안 열처리를 진행하였고, 상부 전극을 형성하기 위해 shadow mask를 이용하여 각각 50 nm, 100 nm 두께의 Ti와 Al을 electron beam evaporation 방법으로 증착하였다. 측정 결과, 용액 공정 방법으로 형성한 AlOx 기반의 ReRAM에서는 기존의 sputtering 방법으로 제작된 ReRAM에 비해서 저항 분포가 균일하지는 않았지만, 103 cycle 이상의 우수한 endurance 특성을 나타냈다. 또한, 1 V 내외로 동작 전압이 낮았으며 104 초 동안의 retention 측정에서도 메모리 특성이 일정하게 유지되었다. 결론적으로, 간단한 용액 공정 방법은 ReRAM 소자 제작에 많이 이용될 것으로 기대된다.

• Korean Chemical Engineering Research
• /
• v.49 no.5
• /
• pp.600-604
• /
• 2011

Solution processed IGO thin films were prepared using a general chemical solution route by spin coating. The effect of the annealing temperature of IGO thin films based on the ratio of 2:1 of indium to gallium on crystallization was investigated with varying annealing temperature from $300^{\circ}C$ to $600^{\circ}C$. The electronic device characteristic of IGO thin film was investigated. The solution-processed IGO TFTs annealed at 300 and $600^{\circ}C$ in air for 1 h exhibited good electronic performances with field effect mobilities as high as 0.34 and 3.83 $cm^2/V{\cdot}s$, respectively. The on/off ratio of the IGO TFT in this work was $10^5$ with 98% transmittance.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2015.08a
• /
• pp.208.1-208.1
• /
• 2015

최근, 차세대 투명 디스플레이 구동소자로서 산화물 반도체를 이용한 Transparent Amorphous Oxide Semiconductor (TAOS) 기술이 큰 주목을 받고 있다. 산화물 반도체는 기존의 a-Si에 비해 우수한 전기적인 특성과 낮은 구동전압 그리고 넓은 밴드 갭으로 인한 투명성의 장점들이 있다. 그리고 낮은 공정 온도에서도 제작이 가능하기 때문에 유리나 플라스틱과 같은 다양한 기판에서도 박막 증착이 가능하다. 하지만 기존의 furnace를 이용한 열처리 방식은 낮은 온도에서 우수한 전기적인 특성을 내기 어려우며, 공정 시간이 길어지는 단점들이 있다. 따라서 본 연구에서는 산화물 반도체중 In-Ga-Zn-O (IGZO)와 In-Sn-O(ITO)를 각각 채널 층과 게이트 전극으로 이용하였다. 또한 마이크로웨이브 열처리 기술을 이용하여 기존의 열처리 방식에 비해 에너지 전달 효율이 높고 짧은 시간동안 저온 공정이 가능하며 우수한 전기적인 특성을 가지는 투명 박막 트랜지스터를 구현 하였다. 본 실험은 glass 기판위에서 진행되었으며, RF sputter를 이용하여 ITO를 150 nm 증착한 후, photo-lithography 공정을 통하여 하부 게이트 전극을 형성하였다. 이후에 RF sputter를 이용하여 SiO2 와 IGZO 를 각각 300, 50 nm 증착하였고, patterning 과정을 통하여 채널 영역을 형성하였다. 또한 소자의 전기적인 특성 향상을 위해 마이크로웨이브 열처리를 1000 Watt로 2 분간 진행 하였고, 비교를 위하여 기존 방식인 furnace 를 이용하여 N2 분위기에서 $400^{\circ}C$로 30분간 진행한 소자도 병행하였다. 그 결과 마이크로웨이브를 통해 열처리한 소자는 공정 온도가 $100^{\circ}C$ 이하로 낮기 때문에 glass 기판에 영향을 주지 않고 기존 furnace 열처리 한 소자보다 전체적으로 전기적인 특성이 우수한 것을 확인 하였다.

• Journal of the Korean Vacuum Society
• /
• v.5 no.3
• /
• pp.239-244
• /
• 1996

We firstly report that formation of $SiO_2$ layer on Si surface can be effectively prevented by flowing the $Si_2H_6$ gas during the heating-up procedure for amorphous Si depositions. In this way, amorphously deposited Si layer onto crystalline Si substrates can be grown epitaxially during the post-deposition heat treatments. The suppression of surface $SiO_2$ can be explained in terms of adsorption of SiHx adspecies, instead of oxygen from residual gases in the reactors, to Si surfaces after desorption of hydrogen from H-passivated Si surfaces. Employing $Si_2H_6$ flowing and soild phase epitaxial growth, high-quality epitaxial Si layer can be obtained at low temperatures below $600^{\circ}C$ without conventional high temperature cleaning procedures.

• Journal of the Korean Vacuum Society
• /
• v.6 no.4
• /
• pp.326-336
• /
• 1997

From the concept that the ion implantation-induced defect is one of the major factors in determining source/drain junction characteristics, high quality ultra-shallow $p^+$-n junctions were formed through the control of ion implantation-induced defects in silicon substrate. In conventional process of the junction formation. $p^+$ source/drain junctions have been formed by $^{49}BF_2^+$ ion implantation followed by the deposition of TEOS(Tetra-Ethyl-Ortho-Silicate) and BPSG(Boro-Phospho-Silicate-Glass) films and subsequent furnace annealing for BPSG reflow. Instead of the conventional process, we proposed a series of new processes for shallow junction formation, which includes the additional low temperature RTA prior to furnace annealing, $^{49}BF_2^+/^{11}B^+$ mixed ion implantation, and the screen oxide removal after ion implantation and subsequent deposition of MTO (Medium Temperature CVD oxide) as an interlayer dielectric. These processes were suggested to enhance the removal of ion implantation-induced defects, resulting in forming high quality shallow junctions.

• Journal of the Korean Ceramic Society
• /
• v.38 no.12
• /
• pp.1150-1154
• /
• 2001

Silicon oxynitride (SiON) thick films using the core layer of silica optical waveguide have been deposited on Si wafer by PECVD at low temperature (32$0^{\circ}C$) were obtained by decomposition of appropriate mixture of (SiH$_4$+$N_2$O+$N_2$) gaseous mixtures under RF power and SiH$_4$/($N_2$O+$N_2$) ratio deposition condition. Prism coupler measurements show that the refractive indices of SiON layers range from 1.4663 to 1.5496. A high SiH$_4$/($N_2$O+$N_2$) of 0.33 and deposition power of 150 W leads to deposition rates of up to 8.67 ${\mu}{\textrm}{m}$/h. With decreasing SiH$_4$/($N_2$O+$N_2$) ratio, the SiON layer become smooth from 41$\AA$ to 6$\AA$.

• Korean Journal of Materials Research
• /
• v.5 no.6
• /
• pp.706-714
• /
• 1995

Silicon oxide thin films were deposited by remote plasma chemical vapor deposition (RPCYD). The effect of the operating variables, such as plasma power, deposition temperature and partial pressure of reactant on the material Properties of the silicon oxide film was investigated. By XPS, it was found out that the film was suboxide (O/Si<2) and small amount of nitrogen due to the plasma excitation was accumulated at the Si/SiO$_2$interface. The amount of dangling bonds at the Si/SiO$_2$interfaces were measured by ESR and the concentration of hydrogen bond was obtained by SIMS and FT-IR. The bond angle distribution(d$\theta$/$\theta$) was shown to be similiar to thermal oxide above 20$0^{\circ}C$ but the etch rate was higher than that of the thermal oxides due to the structural difference and the stress between silicon substrate and silicon oxide film.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.08a
• /
• pp.241.2-241.2
• /
• 2013

최근, 비정질 산화물 반도체 thin film transistor (TFT)는 수소화된 비정질 실리콘 TFT와 비교하여 높은 이동도와 큰 on/off 전류비, 낮은 구동 전압을 가짐으로써 빠른 속도가 요구되는 차세대 투명 디스플레이의 TFT로 많은 연구가 진행되고 있다. 한편, 기존의 MOSFET 제작 시 우수한 박막을 얻기 위해서는 $500^{\circ}C$ 이상의 높은 열처리 온도가 필수적이며 이는 유리 기판과 플라스틱 기판에 적용하는 것이 적합하지 않고 높은 온도에서 수 시간 동안 열처리를 수행해야 하므로 공정 시간 및 비용이 증가하게 된다는 단점이 있다. 따라서, 본 연구에서는 RF sputter를 이용하여 증착된 비정질 InGaZnO pesudo MOSFET 소자를 제작하였으며, thermal 열처리와 microwave 열처리 방식에 따른 전기적 특성을 비교 및 분석하고 각 열처리 방식의 열처리 온도 및 조건을 최적화하였다. P-type bulk silicon 위에 산화막이 100 nm 형성된 기판에 RF 스퍼터링을 이용하여 InGaZnO 분말을 각각 1:1:2mol% 조성비로 혼합하여 소결한 타겟을 사용하여 70 nm 두께의 InGaZnO를 증착하였다. 연속해서 Photolithography 공정과 BOE(30:1) 습식 식각 과정을 이용해 활성화 영역을 형성하여 소자를 제작하였다. 제작 된 소자는 pseudo MOSFET 구조이며, 프로브 탐침을 증착 된 채널층 표면에 직접 접촉시켜 소스와 드레인 역할을 대체하여 동작시킬 수 있어 전기적 특성을 간단하고 간략화된 공정과정으로 분석할 수 있는 장점이 있다. 열처리 조건으로는 thermal 열처리의 경우, furnace를 이용하여 각각 $300^{\circ}C$, $400^{\circ}C$, $500^{\circ}C$, $600^{\circ}C$에서 30분 동안 N2 가스 분위기에서 열처리를 실시하였고, microwave 열처리는 microwave를 이용하여 각각 400 W, 600 W, 800 W, 1000 W로 20분 동안 실시하였다. 그 결과, furnace를 이용하여 열처리한 소자와 비교하여 microwave 를 통해 열처리한 소자에서 subthreshold swing (SS), threshold voltage (Vth), mobility 등이 개선되는 것을 확인하였다. 따라서, microwave 열처리 공정은 향후 저온 공정을 요구하는 MOSFET 제작 시의 훌륭한 대안으로 사용 될 것으로 기대된다.