• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2003년도 추계학술발표강연 및 논문개요집
• /
• pp.189-189
• /
• 2003

최근, Low-temperature Poly-Si(LTPS) TFT시장이 새롭게 형성됨에 따라 저온결정화 기술 연구가 활발히 진행되고 있다. 그러나, 기존의 저온결정화방법에 비해 수율이 높고 생산단가를 낮출 수 있으며 대 면적 프로세스 적용이 가능한 결정화공정개발이 시급히 필요한 실정이다. 본 연구에서는 TFT-LCD array를 구성하고 있는 데이터 라인과 ITO 공통 전극이 개별 트랜지스터의 소스와 드레인에 연결되어있다는 점에 착안하여, 전계를 이용한 방향성유도결정화법(Field Aided Lateral Crystallization)을 이에 적용하였으며 채널영 역의 균일한 결정화를 위하여 컨택홀의 모양에 변화를 주어 결정화 실험을 진행하였다. 이 방법은 간단한 공정(TFT-LCD way를 통한 전계 인가 및 열처리)으로 패널내의 모든 채널영 역을 균일하게 결정화할 수 있을 것으로 기대되는 방식이다.

• 한국재료학회지
• /
• 제6권4호
• /
• pp.436-445
• /
• 1996

비정질 실리콘박막의 고상결정화 특성에 대한 비정질 박막의 증착방법, 수소화 정도, 표면결정 활성화 에너지 변화 및 열처리 환경 영향을 X선 회절, EDAX, Raman 분광 분석으로 조사하였다. 저온(58$0^{\circ}C$)열처리 corning 시료에서 기판 barium(Ba), aluminum(AI) 성분의 막내 확산 임계열처리시간 및 확산에 기인 한 불안정 결정화 특성을 관찰하였다. 화학기상증착 석영 수소화 시료에서 hard damage 기계적 활성화 효과로 얻어진 조대결정립 결정화 특성을 X선 회절의 (111) 배향 상대강도 변화로 관찰 할 수 있었으며, 이는 활성화 효과에 의한 고상 결정화 시 핵생성과 성장속도변화로 다결정 실리콘의 전기적물성 향상 가능성을 보여주었다. Soft damage, bare 활성화 처리 수소화막의 결정화는 비정질 상의 혼재, 박막 응력등의 저품위 입계특성 및 미세결정립 성장 특성으로 관찰되었으나, 활성화 전처리에 의한 저온 및 고온(875$^{\circ}C$)단시간(30분) 결정화는 확인 되었다. 스퍼터링 비수소화 막의 결정화는 상변태 상태의 Raman 결정피크로 분석 되었으며, 결정화 거동에 선행막의 스퍼터링 및 비수소화 영향은 활성화효과에 관계없이 불완전 저품위 결정특성으로 확인되었다. AFM 표면형상은 3차원 island 성막특성을 보여주었고 표면거칠기정도는 높은 것으로 관찰되었다.

• 한국진공학회지
• /
• 제4권1호
• /
• pp.77-84
• /
• 1995

LCD용 다결정 실리콘 TFT의 제조에 요구되는 고품위의 다결정 실리콘 박막을 60미만의 저온 공정으로 제조하는 기술로 비정질 박막의 고상 결정화(solid phase crystallization) 가 유망하다. 본 연구에서는 고진공 화학증착기를 이용하여 증착된 비정질 실리콘 막의 고상결정거동에 대해 연구하였다. 고상 결정화 속도 및 결정화 후의 결정성(결정립 크기 및 결함 밀도) 화학증착시의 증착가스의 종류(SiH4 혹은 Si2H6), 공정 압력, 증착 온도 등에 민감한 영향을 받으며 Si2H6가스의 사용, 증착 압력의 증가, 증착온도의 감소는 최종 결정립의 크기를 현저히 증가시킨다. 또한 증착전의 기초 진공도를 높임으로써 반응기 잔류 가스에 의한 산소나 탄소 등의 막내 유입이 감소되어 결정화 속도가 증가하고 결정성이 향상되었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제43회 하계 정기 학술대회 초록집
• /
• pp.337-337
• /
• 2012

단일 결정의 Ge 박막은 0.67 eV의 작은 밴드갭을 가지고 있기에 장파장의 빛을 흡수하기 위한 목적으로 태양전지 분야에서 집중적인 연구가 진행되어지고 있다. 또한, Si에 비하여 높은 전하 이동도를 가지고 있기에 박막 트랜지스터로의 응용 연구들이 진행되고 있는 중이다. 전자 소자로써 큰 효과를 가지고 오기 위해서는 양질의 Ge 결정박막을 성장하여야 한다. 이를 위하여 다양한 공정 방법으로 Ge 박막의 결정성 향상에 대한 연구들을 진행하고 있다. 그중 본 연구에서는 ICP-assisted DC sputtering 방법을 이용하여 저온(${\sim}230^{\circ}C$) Ge 박막 결정성장에 대한 연구를 진행하였다. Ge 박막을 유리기판(Eagle 2000) 위에 증착하였으며, $6{\times}10^{-6}$ Torr 이하의 기본 압력에서 공정을 진행하였다. 7 mTorr의 Ar 분위기에서 타겟에 인가되는 전압 및 전류를 변화 시키며 Ge 박막 증착에 미치는 영향에 대해서 연구를 진행하였다. 기본적인 DC sputtering 방법을 이용하여 박막을 증착하였을 경우 증착한 모든 샘플에서 결정성을 확인하였으며, 낮은 전압에서도 결정화가 일어나는 것을 확인 할 수 있었다. 또한 전압을 증가시켜도 결정화 정도가 일정하게 유지됨을 확인 할 수 있었다. 다만 이 경우에는 결정의 방향이 랜덤하게 형성되었으며, DC sputtering 방법을 이용하여 저온에서 공정을 진행하였기에 박막은 수십 nm의 columnar grain을 형성하였다. ICP를 이용한 DC sputtering 방법을 이용하여 박막을 증착 하였을 경우, 일정 전압 이하에서는 비정질의 Ge 박막이 균일하게 형성됨을 확인 할 수 있었으며, 이후 결정화 정도가 타겟에 인가되는 전압에 비례하여 증가하였다. 또한, 이때 증착된 Ge 박막은 단일 결정으로 형성되었음을 확인 할 수 있었다. 이는 박막 성장시 ICP에 의해서 생성된 Ar 이온이 표면으로 가속화됨으로 인하여 Ge 박막 표면에서 channeling 효과가 나타남으로 인하여 <110> 방향으로 결정이 정열된 것으로 보인다.

• 자원리싸이클링
• /
• 제29권4호
• /
• pp.58-66
• /
• 2020

나트륨 농축수로부터 나트륨 화합물을 합성하기 위하여 탄산화(step I) 및 저온 결정화(step II)를 수행하였다. 탄산화 과정에서는 반응 온도를 조절 변수로 이용하여 이를 통해 이산화탄소(95 wt.%)의 용해도 및 pH를 변화시켰다. 저온 결정화 과정은 탄산화 과정 후 2 ℃로 유지한 상태에서 진행하였다. 이산화탄소의 주입은 용액 내 탄산 이온의 안정적 생산과 포화 용해도를 고려하여 두 차례 주입하였다. 첫 번째 주입은 이산화탄소 주입량 증가 및 안정적인 탄산 이온 생성을 목적으로 반응 온도를 35 ℃에서 10 ℃로 변화시켜 CO₂의 용해도를 변화하고자 하였고, 두 번째 주입은 NaCl 용액 혼합과 동시에 탄산화를 통한 나트륨 화합물의 핵생성을 유도할 목적으로 수행하였다. 또한 저온 결정화에서는 pH 조절 및 반응 온도 변화(10 ℃에서 2 ℃)를 통해 탄산화 속도를 느리게 유도함으로써 나트륨 화합물의 결정 성장을 유도할 수 있었다. 본 연구에서는 NaOH 농도에 대한 효과를 검토하였으며 2M NaOH를 사용한 경우에 나트룸 화합물의 순도가 증가하였다. 또한, 합성 한 나트륨 화합물은 대부분 rod 형상을 갖는 물질들로 X-선 회절 분석을 통해 중탄산나트륨 또는 수화물(monohydrate) 형태의 탄산나트륨임을 확인하였다.

• 마이크로전자및패키징학회지
• /
• 제5권1호
• /
• pp.31-38
• /
• 1998

저온소결기판용 Glass-ceramics를 제조하기 위해 LiO2-MgO-MgF2-SiO2계 조성에 서 B2O3첨가가 결정화 특성 및 물성에 미치는 영향을 고찰하였다. 145$0^{\circ}C$에서용융하여 제조 한 모유리의 핵형성 온도와 결정화 온도를 결정하기 위해 TMA와 DTA분석을 실시하였다. 결정화시킨 유리의 결정상과 미세구조를 관찰하기 위하여 XRD와 SEM관찰을 실시하였다. Water swelling을 통해 Glass-ceramics powder를 제조하였으며 제조한 powder의 평균입자 크기는 8.32$\mu$m였다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2003년도 춘계학술발표강연 및 논문개요집
• /
• pp.129-129
• /
• 2003

최근에 능동 영역 액정 표시 소자(Active Matrix Liquid Crystal Display, AMLCD)에서 고해상도와 빠른 응답속도를 요구하게 되면서부터 다결정 실리콘(poly-Si) 박막 트랜지스터(Thin Film Transistor, TFT)가 쓰이게 되었다. 그리고 일반적으로 디스플레이의 기판을 상대적으로 저가의 유리를 사용하기 때문에 저온 공정이 필수적이다. 따라서 새로운 저온 결정화 방법과 부가적으로 최근 디스플레이 개발 동향 중 하나인 대화면에 적용 가능한 공정인 금속유도 결정화 (Silicide Mediated Crystallization, SMC)가 연구되고 있다. 이 소자는 top-gated coplanar구조로 설계되었다. (그림 1)(100) 실리콘 웨이퍼위에 3000$\AA$의 열산화막을 올리고, LPCVD로 55$0^{\circ}C$에서 비정질 실리콘(a-Si:H) 박막을 550$\AA$ 증착 시켰다. 그리고 시편은 SMC 방법으로 결정화 시켜 TEM(Transmission Electron Microscopy)으로 SMC 다결정 실리콘을 분석하였다. 그 위에 TFT의 게이트 산화막을 열산화막 만큼 우수한 TEOS(Tetraethoxysilane)소스로 사용하여 실리콘 산화막을 1000$\AA$ 형성하였고 게이트는 3000$\AA$ 두께로 몰리브덴을 스퍼터링을 통하여 형성하였다. 이 다결정 실리콘은 3$\times$10^15 cm^-2의 보론(B)을 도핑시켰다. 채널, 소스, 드래인을 정의하기 위해 플라즈마 식각이 이루어 졌으며, 실리콘 산화막과 실리콘 질화막으로 passivation하고, 알루미늄으로 전극을 형성하였다 그리고 마지막에 TFT의 출력특성과 전이특성을 측정함으로써 threshold voltage, the subthreshold slope 와 the field effect mobility를 계산하였다.

• 한국재료학회지
• /
• 제6권3호
• /
• pp.309-317
• /
• 1996

세가지 다른 방법을 이용하여 형성시킨 비정질 실리콘(SiH4 a-Si, Si2H6 a-Si, Si+ implanted SiH4 a-Si)들에 대한 저온 결정화 기구의 차이를 고전적 이론인 Avrami 식(X=1-exptn, X=결정화 분율, t=열처리 시간, n=지수)을 이용하여 검토하였다. Silane으로 형성된 비정질 실리콘의 결정화 과정에서는 Avrami 식에서의 n의 값이 2.0을 나타내고 있어, 결정성장이 이차원적으로 이루어지면서 핵생성률이 시간에 따라 감소하고 있음을 알 수가 있었다. Si+ 이온 주입에 의하여 형성된 비정질 실리콘의 결정화에서는 3.0의 지수 값이 얻어지고 있어, 정상상태의 핵생성과 함께 2차원적인 결정 성장이 이루어지고 있었다. Disilane으로 형성된 비정질 실리콘에 대한 결정화에서는 2.8의 지수값이 얻어져, 정상상태의 핵 생성이 우세하게 일어나는 2차원적인 결정성장이 일어나고 있음을 알 수 있었다. 또한 TEM을 이용하여 시간에 따라 변하는 핵생성률을 조사하여, Avrami 식의 적용이 타당성 있음을 증명하였다. 마지막으로, 최종 입자의 크기가 열처리 온도에 크게 영향을 받고 있지 않음을 확인하였다.

• 한국결정성장학회:학술대회논문집
• /
• 한국결정성장학회 1997년도 Proceedings of the 13th KACG Technical Meeting `97 Industrial Crystallization Symposium(ICS)-Doosan Resort, Chunchon, October 30-31, 1997
• /
• pp.135-144
• /
• 1997

표면 활성효과에 대한 비정질 규소 박막의 고성결정화 특성을 연구하였다. 증착된 비정질 규소 박막에 macro한 방법으로 wet blasting을, micro한 방법으로 자기이온주입으로 표면 활성화 처리를 행한 후 열처리를 하여 결정립의 결정화 특성을 보았다. 열처리는 관상로를 이용한 저온 열처리와 RTP를 이용한 급속 열처리의 두 가지 방법으로 하였다. 결정화의 기준으로 XRD분석을 통해 얻은 (111) 피크 강도를 이용하였으며, 결정의 품질을 비교하기 위해 Raman 분석을 하였다. 기계적 damage를 이용한 표면 활성화는 결정화를 촉진함을 확인하였으며 활성화 방법에 따른 결정화 영향 변화정도는 열처리 온도가 증가함에 따라 감소하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제41회 하계 정기 학술대회 초록집
• /
• pp.343-343
• /
• 2011

저온에서의 Thin Film Transistor (TFT) 혹은 Nonvolatile memory (NVM) 등의 MOS 구조 소자들의 높은 전기적 특성에 관한 연구들이 진행 되면서 mobility와 stability 그리고 구조화의 용이성에 대한 연구가 진행됨에 따라 amorphous silicon의 결정화를 통해 전기적 특성을 향상 시킨 Nanocrystalline silicon (nc-Si)/Microcrystalline silicon (${\mu}c$-Si)에 대한 연구가 관심을 받고 있다. 본 논문에서는 ${\leq}300^{\circ}C$에서 Inductively coupled plasma chemical vapor deposition를 이용한 TFT을 제작하였다. 가스비, 온도, 두께에 따른 결정화 정도를 Raman spectra를 통해 확인한 후 Bottom gate와 Top gate 구조의 TFT를 제작 하고 결정화에 따른 전기적 특성 향상과 그의 덧붙여 플라즈마 처리를 통한 특성 향상을 확인 하였다.