• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2005년도 추계학술발표대회 및 정기총회
• /
• pp.1463-1466
• /
• 2005

상황인지로부터 알아 낼수 있는 여러가지 정보들 중에 하나가 위치정보이다. 위치인지는 어떠한 대상의 위치를 알아내는 것으로서 가장 대표적인 위치인지 시스템으로는 GPS 가 있다. 그러나 GPS 는 건물 내부에서 사용될 수 없는 단점을 지니고 있다. 이를 극복하기 위해 본 논문은 센서 네트워크 기반의 저전력 실내 위치인지 시스템 설계에 대해 기술한다. 구현된 실내 위치인지 시스템은 센서 네트워크 기반으로 설계되었다. 하드웨어 플랫폼은 모트를 기반으로 하고 있으며 운영체제는 Tiny OS 를 사용한다. 거리측정 방식은 RF 신호와 초음파 신호 사이의 시간차를 이용하고 위치측정은 삼각측량법을 이용하였다. 초음파를 이용한 다른 위치인지 시스템에 비해 저전력으로 동작한다는 점이 특징이며 위치추적이 정확하고 속도가 빠른 장점을 지니고 있다. 현재까지의 실내 위치인지 시스템은 몇가지 극복해야할 문제점들이 남아있지만 지속적인 연구를 통해 문제점들을 해결하면 홈 시큐리티나 오토메이션, 헬스케어 등과 연동하여 실내 환경에서 인간의 삶의 질 향상에 기여 할 수 있을 것이다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2002년도 추계학술대회 논문집 전기기기 및 에너지변환시스템부문
• /
• pp.76-79
• /
• 2002

본 논문에서는 고성능 AC 서보 모터에 대하여 제어 시스템을 구현하고, 제어기를 설계한다. 하드 웨어구성은 모터 전용 저전압 DSP칩인 TMS320LF2407 칩을 이용한다. TMS320LF2407는 최근의 저전력 구동 추세에 따라 3.3V를 구동 전압으로 이용하는 DSP 칩이다 연산 처리 속도는 40MIPS로 빠른 연산 처리능력을 가지고 있지만 주변 소자들과의 인터페이스(보통 5V로 동작)와 노이즈에 대한 대책을 고려하여야 한다. 본 논문에서는 이러한 전압 호환과 노이즈를 가능한 제거한 서보 모터 제어기를 구성하며, 또한 유효 전압 인가시간의 관점에서 바라본 개선된 공간 벡터 PWM방식을 적용함으로써 계산과정과 프로그램을 간단히 하고, 전류제어를 소프트웨어 방식으로 처리하여 복잡한 하드웨어를 간략화 시키고자 한다 이런 과정에 의하여 앞으로 요구될 수 있는 고성능 다기능을 위한 효용성을 높이고자 한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 통신소사이어티 추계학술대회논문집
• /
• pp.289-292
• /
• 2003

이 논문은 WCDMA 와 안테나 배열 시스템에서 저 레벨 양자화와 MUSIC 알고리즘을 사용하여 신호의 방향을 추정하는 방법을 제안한다. 추가의 Power-Up Function 이 필요 없는 방향각 방법으로 이동가입자의 위치를 알아내기 위해 안테나 배열을 이용하여, WCDMA 시스템에서 역확산 코드로 다수의 신호를 분리하고, 각 신호를 저 레벨로 양자화 시켜 MUSIC 으로 신호의 방향각을 추정하였다. 이 방법을 이용하면 단말기의 안테나 출력파워가 낮더라도 기존 방법의 에러율과 비슷함을 시뮬레이션 결과로 알 수 있고, 양자화 비트를 처리하기 위해 필요한 메모리 또한 줄일 수 있어 하드웨어의 비용을 줄일 수 있을 것이다.

• 전기전자학회논문지
• /
• 제18권1호
• /
• pp.165-171
• /
• 2014

본 논문에서는 MIMO 검출기를 위한 저 복잡도 QR 분해 구조를 제시한다. 제안된 접근 방식에서는, QRD 하드웨어의 연산 복잡도를 감소시키기 위해 다양한 코딕 기반 QRD 알고리즘들이 효율적으로 조합된다. 다양한 QRD 알고리즘들에 대한 연산 복잡도 분석에 기초하여, QRD 과정의 매 단계마다 저 복잡도 접근 방식이 선택된다. 제안된 QRD 구조는 어떤 임의의 차원을 갖는 채널 매트릭스에도 적용 될 수 있고, 매트릭스 차원의 증가에 따라 연산 복잡도 감소도 늘어난다. 제안하는 QR 분해 하드웨어는 삼성 $0.13{\mu}m$ 공정을 사용하여 구현되었다. 실험결과, $4{\times}4$ 행렬의 QR 분해에 대한 제안 구조는 기존의 Householder 코딕 기반의 구조에 비해 47%의 QAR(QRD Rate/Gate count) 향상과 28%의 전력을 절감을 이뤄낼 수 있었다.

• 한국전자통신학회논문지
• /
• 제13권5호
• /
• pp.1037-1042
• /
• 2018

최근 인간의 뇌를 모방하여 정보를 학습하고 처리하는 뉴로모픽 기술에 대한 연구는 꾸준히 진행되고 있다. 뉴로모픽 시스템의 하드웨어 구현은 다수의 간단한 연산절차와 고도의 병렬처리 구조로 구성이 가능하여, 처리속도, 전력소비, 저 복잡도 구현 측면에서 상당한 이점을 가진다. 또한 저 전력, 소형 임베디드 시스템에 적용 가능한 뉴로모픽 기술에 대한 연구가 급증하고 있으며, 정확도 손실 없이 저 복잡도 구현을 위해서는 입력데이터의 차원축소 기술이 필수적이다. 본 논문은 멀티모달 센서 데이터를 처리하기 위해 멀티모달 센서 시스템, 다수의 뉴론 엔진, 뉴론 엔진 컨트롤러 등으로 구성된 경량 인공지능 엔진과 특징추출기를 설계 하였으며, 이를 위한 병렬 뉴론 엔진 구조를 제안하였다. 설계한 인공지능 엔진, 특징 추출기, Micro Controller Unit(MCU)를 연동하여 제안한 경량 인공지능 엔진의 성능 검증을 진행하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2010년도 춘계학술대회
• /
• pp.313-315
• /
• 2010

본 논문에서는 모바일 3차원 그래픽스 시스템에 적용 가능한 SIMD 구조를 갖는 래스터라이저를 하드웨어로 구현하고 FPGA로 검증한 내용을 기술한다. 타일 기반의 스캔 컨버전 회로는 4개의 타일이 동시에 동작하는 SIMD 구조를 따르며 각 타일은 3단계의 계층적 탐색을 통해 타일 내의 방문횟수를 최소화 한다. 실험을 통해 $8{\times}8$ 크기의 타일이 가장 효율적인 것으로 판단되었으며, 계층적 탐색의 마지막 단계에는 $2{\times}2$ 크기의 서브타일을 탐색하게 된다. 플랫 쉐이딩과 고라우드 쉐이딩을 지원하며, 텍스쳐 매핑 회로는 어파인 매핑과 원근보정이 적용된 매핑을 지원한다. 또한 텍스쳐 매핑 회로의 필터링 모드는 포인트 샘플링 방식과 2차 선형 보간 방식을 지원하며, 두 가지의 wrap 모드와 다양한 블렌딩 모드를 지원하도록 설계되어 있다. Xilinx Vertex4 LX100 디바이스를 기준으로 약120Mhz의 동작 속도를 가지며 텍스쳐 메모리와 프레임 버퍼는 검증을 용이하게 하기위해 블록 램으로 설계되었다.

• 예술인문사회 융합 멀티미디어 논문지
• /
• 제7권6호
• /
• pp.871-880
• /
• 2017

최근 들어, 인터넷 망을 이용한 서비스들이 초연결 구조로 결합 및 융합하여 발전되고 있다. 이러한 사물인터넷망은 기존의 센서 노드, 디바이스, 종단간 단말기 등의 이기종의 디바이스로 구성되며 서로 다른 종류의 프로토콜을 변화하여 실현되고 있다. 그 대표적인 것이 헬스 케어 시스템으로, 사물인터넷을 이용함으로써 의료기기, 환자, 의사들 간의 의료 정보가 매우 신속하게 전달될 수 있는 장점을 가지며, 이동성 및 관리적 측면에서 편리성을 가진다. 그러나 이러한 사물인터넷 망을 이용할 경우 센서 노드에서의 저용량의 메모리 공간, 낮은 컴퓨팅 능력, 저전력 등의 하드웨어적인 제한 요소로 인하여 기존의 암호 엔진을 내장하기는 불가능 하다. 기존의 표준 알고리즘을 구현하기에는 하드웨어적인 제한 요소로 인하여 현재의 기술로는 구현이 어렵다. 따라서 이러한 문제점으로 인해 보안적인 취약성이 존재한다. 현재에는 많은 연구자들은 경량화 알고리즘 및 저전력의 회로 설계에 주안점을 두고 있다. 따라서 본 논문에서는 일반적인 헬스 케어 시스템의 구조를 분석하고, 사물인터넷 기반의 종단간의 헬스 케어 시스템에서의 보안적인 이슈 및 문제점을 분석하였다.

• 한국통신학회논문지
• /
• 제27권2C호
• /
• pp.150-159
• /
• 2002

본 논문지 MCNS(Multimedia Cable Network System) DOCSIS(Data Over Cable Service Interface Specification) v1.0/v1.1 표준안에 대응하는 케이블모뎀 수신단의 FS-DFE(Fractionally Spaced-Decision Feedback Equalize)에 적용될 다양한 LMS(Least Mean Square)알고리즘에 관하여 수렴특성, SER(Symbol Error Rate) 및 MSE(Mean Square Error) 성능, 하드웨어 복잡도 그리고 step-size(${\mu}$)와의 관계를 $SPW^{TM}$로 모델링하고, 그들 개개의 성능을 보여다. 그리고 Verilog-HDL을 이용하여 RTL 구조를 구성하였고, $SYNOPSYS^{TM}$을 통해 삼성 STD90 라이브러리로 합성하였다. 또한 본 논문에서는 최적의 하드웨어 구조를 가지기 위한 time-multiplexed multiplication 과 tap shared architecture구조를 채택하였다. 실험 결과를 통하여 LMS, DS(Data Signed)-LMS, ES(Error Signed)-LMS, SS(Signed Signed)-LMS[1][3]과 같은 다양한 LMS 알고리즘들 중 DS-LMS 알고리즘이 성능과 하드웨어를 고려한 최적의 알고리즘임을 보였고, DS-LMS 알고리즘 및 여러 가지 저면적 점유 기법을 이용하여 최대 58%까지 하드웨어 면적을 줄일 수 있었다.

• 한국정보통신학회논문지
• /
• 제15권11호
• /
• pp.2365-2373
• /
• 2011

본 논문은 고속화, 소형화 및 저전력을 요구하는 모바일 기기 및 디지털 카메라에 알맞은 실시간 얼굴 검출 하드웨어 IP(Intellectual Property)를 제안한다. 제안한 얼굴 검출 시스템은 검출 성능의 주요 원인인 조명 변화나 얼굴 크기, 다양한 얼굴 각도에 강인한 얼굴 검출을 수행한다. 입력 영상에 대해 조명 변화에 강인한 특성을 가지는 LBP(Local Binary Pattern) 변환을 거치고 Adaboost 알고리즘을 이용하여 다양한 얼굴 각도에 대해 미리 학습시킨 얼굴 특징 정보를 바탕으로 얼굴을 검출한다. 입력 영상 QVGA($320{\times}240$) 크기에서 최대 36개의 얼굴 검출 가능하며 Verilog-HDL을 사용하여 하드웨어로 설계하였다. 또한 FPGA 검증을 위해 Xilinx사의 Virtex5 XC5VLX330 FPGA 보드와 HD급 CMOS 이미지 센서(CIS)를 사용하여 하드웨어 구현을 검증하였다.

• 한국정보통신학회논문지
• /
• 제14권8호
• /
• pp.1737-1744
• /
• 2010

이미지 센서에서 획득된 영상에는 화질 개선을 위해 다양한 이미지 처리 과정이 필요하다. 이러한 이미지를 처리해 주는 역할을 하는 것을 ISP(Image Signal Processor)라고 한다. 기존의 비전 카메라는 상용 ISP 칩을 사용하는 대신에 자체적으로 ISP 기능을 소프트웨어로 구현하여 PC등에서 수행하는 방식을 택해왔다. 그러나 이러한 방식은 ISP 기능을 수행하는데 많은 연산을 필요로 함에 따라 고성능 PC를 필요로 하는 문제가 있다. 본 논문에서는 하드웨어와 소프트웨어의 효율적인 분담을 통해 칩 면적을 크게 줄인 ISP를 제안한다. 연산을 빠르게 처리하기 위하여 연산이 많은 블록은 하드웨어로 설계하였고, 하드웨어의 면적을 고려하여 하드웨어와 소프트웨어를 동시에 이용하도록 설계하였다. 구현된 ISP는 VGA(640*480)급의 영상을 처리할 수 있으며 0.35um 공정에서 91450 게이트의 크기를 가진다.