• 제목/요약/키워드: 재구성 가능한 DSP

검색결과 13건 처리시간 0.025초

정교한 클럭 게이팅을 이용한 저전력 재구성 가능한 DSP 설계 (Design of a Low Power Reconfigurable DSP with Fine-Grained Clock Gating)

  • 정찬민;이영근;정기석
    • 대한전자공학회논문지SD
    • /
    • 제45권2호
    • /
    • pp.82-92
    • /
    • 2008
  • 최근 많은 임베디드 시스템에서 통신이나 멀티미디어의 다양한 표준을 지원해야 하는 요구가 끊이지 않고 있다. 그러나 현실적으로 임베디드 시스템에서 요구하는 만큼의 표준이나 프로토콜을 위한 별개의 가속 IP들을 갖는 것은 불가능할 뿐만 아니라 상당히 힘든 작업이다. 그러므로 다양한 표준을 지원할 수 있는 가속 IP를 개발하는 것은 위와 같은 현재의 임베디드 시스템에서 요구하는 트렌드에 있어 중요하다 할 수 있다. 다양한 기능을 수행하는 하드웨어는 일반적으로 실행 환경이나 시스템 설정에 따라 다양한 기능들을 지원하기 위하여 동적으로 즉, 실행시간에 재구성 가능한 DSP를 사용하고 있다. 그러나 하나의 IP가 다양한 기능을 수행시키기 위해서는 필수불가결적으로 추가적인 면적을 차지하거나 추가적인 전력소모가 따른다. 그러므로 본 논문에서는 동적으로 재구성 가능한 하드웨어의 파워 소모를 줄이기 위해 정교한 클럭 게이팅을 사용하였고 또한 동적으로 재구성 가능한 하드웨어의 면적을 줄이기 위해 배럴 시프터(barrel shifter)를 이용한 곱셈기를 사용하여 메모리의 계수(Coefficient) 부분을 압축을 통해 메모리의 면적을 줄였다. 실행시간에 재구성 가능한 IP는 유사하지만 다른 기능들을 효과적으로 수행하기 때문에 이런 다기능 재구성 가능한 DSP IP의 전력소모를 성능에 영향 없이 줄이는 것은 상당히 난해한 일이다. 본 논문에서 제안한 정교한 클럭 게이팅은 동적으로 재구성 가능한 시스템에 아주 효율적으로 적용되었고 효과적인 결과를 도출하였다. 실험 결과는 본 논문에서 제시한 기법을 사용했을 시 사용하지 않았을 경우보다 최대 24%정도의 파워 절감 효과를 얻을 수 있었다. 또한 면적을 줄이기 위해서 기존의 일반적인 곱셈기를 사용하는 대신에 배럴 시프터(barrel shifter)를 이용한 곱셈기를 설계해 적용하였다. 기존 곱셈기를 제안한 곱셈기로 바꾸면 설계한 재구성 가능한 DSP의 구조상 많은 면적을 줄이는 것이 가능했다. 기존 곱셈기에 비해 제안된 곱셈기는 면적은 42%가 줄었으며, 전체적인 재구성 가능한 DSP의 면적에서 14% 감소한 결과를 도출하였다. 그러므로 본 논문은 재구성 가능한 특성을 갖는 IP의 단점인 파워 소모와 추가적인 면적을 효과적으로 보완한 면에 있어 큰 의의가 있다고 할 수 있다.

복합 멀티미디어 단말을 위한 유연 DSP 알고리듬 구현구조 (Reconfigurable DSP Algorithm S/W Structure for Multimedia Service Terminal)

  • 김정근;오화용;이은서;장태규
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2003년도 하계종합학술대회 논문집 Ⅲ
    • /
    • pp.1693-1696
    • /
    • 2003
  • 본 논문에서는 다양한 서비스를 지원하면서도 비용 효율적인 구조로 구현이 가능하게 하는 유연 멀티미디어 단말구조를 제시하고 있다. 제시된 단말 구조는 단말에 시스템 프로세서와 범용의 DSP 프로세서를 사용하고 실시간의 복잡한 연산을 필요로 하는 멀티미디어 응용프로그램을 DSP에서 수행하도록 하였다. DSP application은 알고리듬 표준화기법에 의한 프로그래밍 구조를 적용하여 단말의 재구성이 가능하도록 하였다. 본 논문에서는 이와 같이 설계된 단말의 재구성과 동작을 검증하기 위하여 Dolby AC-3 코더를 구현하고 그 동작을 시험하여 보았다.

  • PDF

재구성 가능한 통신 단말 플랫폼의 설계 및 구현 (Design and Implementation of a Reconfigurable Communication Terminal Platform)

  • 이경학;고형화
    • 한국멀티미디어학회논문지
    • /
    • 제10권1호
    • /
    • pp.66-73
    • /
    • 2007
  • SDR(Software Defined Radio) 기술은 RF 및 IF를 신호처리를 위한 고성능 디지털 신호처리 소자를 기반으로 하드웨어 수정 없이 모듈화 되어 있는 통신 플랫폼을 이용하여 소프트웨어 변경만으로 단일의 송수신 시스템을 통해 다수의 무선 통신 규격을 통합 수용하기 위한 무선 접속 기반 기술이다. 다양한 복합 네트워크 환경 하에서 구성될 다양한 통신 시스템은 각각의 무선 네트워크들 간의 쉽고 빠른 인터페이스를 보장하기 위해 재구성 가능한 SDR개념 기반의 통신 플랫폼이 요구된다. 본 논문은 이러한 SDR 기반의 플랫폼 구현을 위해 TMS320C6713 CPU를 이용한 DSP 보드, IF 신호처리를 위한 FPGA 보드와 무선랜 대역의 RF 송수신기가 결합된 형태의 통신 플랫폼을 설계 및 제작하였다. 또한, 제작된 플랫폼을 이용하여 다양한 통신방식(BPSK, QPSK, 16QAM)을 적용함으로서, 재구성 가능한 통신 단말 플랫폼의 구현을 확인하였다.

  • PDF

통신 시스템을 위한 고성능 재구성 가능 코프로세서의 설계 (Novel Reconfigurable Coprocessor for Communication Systems)

  • 정철윤;선우명훈
    • 대한전자공학회논문지SD
    • /
    • 제42권6호
    • /
    • pp.39-48
    • /
    • 2005
  • 본 논문은 통신 시스템에서 요구하는 다양한 연산과 고속의 동작을 수행할 수 있는 재구성 가능 코프로세서를 제안하였다. 제안된 재구성 가능 코프로세서는 스크램블링, 인터리빙, 길쌈부호화, 비터비 디코딩, FFT 등과 같은 통신 시스템에 필수적인 연산 동작을 쉽게 구현할 수 있는 특징을 가진다. 제안된 재구성 가능 코프로세서는 VHDL로 설계하여 SEC 0.18$\mu$m 표준셀 라이브러리를 이용해 합성하였으며, 총 35,000 게이트에 3.84ns의 최대 동작 속도를 보였다. 제안된 코프로세서에 대한 성능검증 결과 IEEE 802.11a WLAN 표준에 대해 기존 DSP에 비해서 FFT 연산과 Complex MAC의 경우 약 $33\%$, 비터비 디코딩의 경우 약 $37\%$, 스크램블링 및 길쌈부호화의 경우 약 $48\%\~84\%$의 연산 사이클 감소를 확인하였으며 다양한 통신 알고리즘에 대해 기존 DSP보다 우수한 성능을 나타내었다.

HD급 멀티미디어 Streaming을 위한 DSP Platform (A DSP Platform for the HD Multimedia Streaming)

  • 홍근표;박종순;문재필;김동환;장태규
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2005년도 학술대회 논문집 정보 및 제어부문
    • /
    • pp.409-411
    • /
    • 2005
  • 본 논문에서는 HD급 멀티미디어 streaming을 처리할 수 있는 DSP 플랫폼을 개발하였다. DSP 플랫폼은 Tl사의 C6400계열 DSP를 사용하였고 다채널의 오디오와 HD급 화질의 비디오_ 데이터를 처리할 수 있다. DSP가 decoder의 기능을 부담함으로써 하드웨어의 재구성이 용이하며 코덱을 다운로드하기 때문에 유연한 멀티미디어 컨텐츠의 재생이 가능하다. 개발한 DSP 플랫폼을 호스트 PC에 설치하여 PC로부터 DSP Configuration 파일과 멀티미디어 스트리밍 데이터를 전송받는 구조를 가진다. 소프트웨어는 실시간으로 demux를 실행하여 오디와 비디오_ 데이터를 분리하석 DSP 플랫폼의 외부메모리에 저장하고 동시에 비디오와 오디오의 디코딩을 실행한다. 오디오와 비디오 데이터의 버퍼 언더런/오버런을 극할 수 있는 buffer control 기법을 적용하였다. 호스트 PC에서 DSP 플랫폼으로의 스트리밍을 하기 위하여 Open Architecture 기반의 Windows OS에서 스트리밍 서비스 프로그램을 구현 하였다. 마지막으로 MPEG-2 video MP@ML인 비디오 코덱과 5.1ch 48kHz AC3인 오디오 코덱으 구성된 streaming 데이터를 사용하여 DSP 플랫폼을 검증하였다.

  • PDF

Development of Spectrometer with 1 GFLOPs Digital Signal Processors

  • 김휴정;정민영;김치영;고광혁;이상철;이흥규;안창범
    • 대한자기공명의과학회:학술대회논문집
    • /
    • 대한자기공명의과학회 2001년도 제6차 학술대회 초록집
    • /
    • pp.178-178
    • /
    • 2001
  • 목적: 본 연구에서는 초당 $10^{9}$ 부동점 연산이 가능한 Texas Instrument사의 TMS320C6701 DSP를 이용하여 연속적으로 변하는 경사자계를 real-time으로 계산하여 후, 4 채널의 phase array 코일을 이용하여 영상을 얻은 후 빠른 재구성을 통하여 영상을 확인할 수 있는 spectrometer를 개발하였다. 대상 및 방법: 실시간 구현을 위하여 DSP 보드에 Texas Instruments(Tl)사의 TMS320C6701을 장착하였다. Transmitter, receiver, 그리고 gradient를 담당하는 DSP 보드들과 이들과 연결되어 rf modulation, gradient waveform을 만드는 analog board와 phased array coil을 위한 4 채널까지 측정이 가능한 receiver board로 구성하였다. Gradient 보드의 경우 각 경사자계의 채널(Gx, Gy, Gz)의 sampling points를 real-time으로 각각 계산함으로써 blipped-EPI 뿐만 아니라, 경사자계 파형이 연속적으로 변화하는 spiral-EPI의 실험도 가능하게 하였다.

  • PDF

진화 하드웨어 시스템을 위한 재구성 가능한 디지털 신호처리 구조 (A Reconfigurable Digital Signal Processing Architecture for the Evolvable Hardware System)

  • 이한호;최창석;이용민;최진택;이종호;정덕진
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2006년도 하계종합학술대회
    • /
    • pp.663-664
    • /
    • 2006
  • This paper presents a reconfigurable digital signal processing(rDSP) architecture that is effective for implementing adaptive digital signal processing in the applications of smart health care system. This rDSP architecture employs an evolution capability of FIR filters using genetic algorithm. Parallel genetic algorithm based rDSP architecture evolves FIR filters to explore optimal configuration of filter combination, associated parameters, and structure of feature space adaptively to noisy environments for an adaptive signal processing. The proposed DSP architecture is implemented using Xilinx Virtex4 FPGA device and SMIC 0.18um CMOS Technology.

  • PDF

한국형 e-Navigation 데이터 처리 플랫폼의 운용성 증대를 위한 상황인지 기반의 자원 최적화 기법 (Resource Optimization Techniques based on Context Awareness for Enhancing Operability of e-Navigation Data Service Platform)

  • 김명훈
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2019년도 춘계학술대회
    • /
    • pp.186-189
    • /
    • 2019
  • 본 기법(CORD)은 2016년부터 착수한 한국형 e-Navigation사업 중 한화시스템의 대용량 데이터 처리 플랫폼(Data Service Platform, 이하 DSP)의 현장 운용성을 증대시키기 위해 실시간으로 DSP의 상태를 진단하는 알고리즘이다. 항해 중인 선박이 DSP에 요청하는 다양한 서비스에 즉시 응답하기 위해서는 DSP의 논리적, 물리적 오류 발생 가능한 상황을 인지하고 부하를 최소화하여 DSP가 항상 정상상태를 유지하도록 하는 것이 중요하며, 이는 현장 운용성을 극대화, 즉 끊김없는(Seamless) 서비스의 제공과 일맥상통한다. 따라서 DSP의 자원 및 동작 상태를 실시간으로 감시하고 다수의 선박요청을 최적으로 재구성하여 DSP의 정상상태를 유지시키는 기능을 구현함으로써, 선박 요청에 대한 DSP의 응답소요시간의 저감 및 선박 서비스의 제공 성공률을 비약적으로 향상시켜 DSP의 운용성 증가를 실현하게 하였다.

  • PDF

1-GFLOPS DSP를 이용한 자기공명영상 스펙트로미터 설계 (Design of MRI Spectrometer Using 1 Giga-FLOPS DSP)

  • 김휴정;고광혁;이상철;정민영;장경섭;이동훈;이흥규;안창범
    • Investigative Magnetic Resonance Imaging
    • /
    • 제7권1호
    • /
    • pp.12-21
    • /
    • 2003
  • 목적 : 기존의 일반적인 스펙트로미터보다 향상된 성능을 가진 새로운 스펙트로미터를 설계 및 제작하였다. 대상 및 방법 : 초당 10억번의 부동 연산 능력을 갖춘 TMS320C6701 DSP를 이용하여 연속적으로 변하는 복잡한 경사자계파형을 실시간으로 계산하여 출력할 수 있고, 선택 단면을 interactive하게 조절할 수 있는 스펙트로미터를 설계, 제작하였다. 설계된 스펙트로미터는 DSP 기반의 디지털 제어부와 파형을 만들고 변조 및 복조를 수행하는 아날로그부로 구성되어 있다 RF 신호의 변조 및 복조는 디지털 기술을 사용하여 정밀도와 안정성을 높였다. 고속 병렬영상을 위하여 하나의 측정 보드당 4채널까지 측정할 수 있도록 하였고, 고속 DSP를 이용하여 빠른 재구성이 가능하도록 하였다. 결과 : 제작된 스펙트로미터를 1.5 테슬라 전신자기공명영상 시스템에 장착하여 다양한 방법으로 성능을 시험하였다. 디지털 변조/복조 방식에서 요하는 정밀한 위상 제어를 확인할 수 있었고, phase array 코일 영상을 통하여 다중 채널 측정시스템의 성능을 검증할 수 있었다. 개발된 스펙트로미터를 기존의 상품화된 스펙트로미터와 비교해 볼때 보다 정밀한 위상 제어가 가능한 것으로 나타났다. 결론 : Interactive하게 영상의 단면을 선택하고, 실시간 계산에 의한 파형출력은 나선주사 심장영상과 같은 첨단의 영상기법에 요구되는 스펙트로미터의 기능이다 또한 다채널 측정시스템도 병렬영상을 위한 필수적인 기능이다. 본 논문에서는 초당 10억번의 부동소수점 연산이 가능한 TMS320C6701 디지털신호처리기를 사용하여 이러한 기능들을 가진 스펙트로미터를 설계, 제작하였다. 디지털 방식의 변조/복조 기술을 채택하여 정밀한 위상제어가 가능하였다. 개발된 스펙트로미터를 FSE, GE, angiography 등 다양한 영상방법에 적용하여 성능을 확인하였으며, 기존의 제품보다 뛰어난 화질의 영상을 얻을 수 있었다.

  • PDF

다중 DSP 구조의 Morocco-2 보드를 이용한 확장성을 갖는 펄스 도플러 레이다 신호처리기 구현 (Realization of the Pulse Doppler Radar Signal Processor with an Expandable Feature using the Multi-DSP Based Morocco-2 Board)

  • 조명제;임중수
    • 한국전자파학회논문지
    • /
    • 제12권7호
    • /
    • pp.1147-1156
    • /
    • 2001
  • 본 논문에서는 레이다 수신신호의 거리 및 방위 방항 데이터의 위상 연속성을 유지하면서 프로세서간의 데이터 전송량을 최소화하는 레이다 신호처리기 구조를 제안하였다. 이는 레이다 기능 알고리듬의 추가나 운용 시나리오 변경 등에 의한 하드웨어 재구성이나 확장이 용이한 다중 DSP 구조의 프로그램 가능한 레이다 신호처리기 이다. 기능 알고리듬 수행 및 신호처리 결과 데이터 전송 소요시간을 측정하여 병열 분산처리 가능한 타스크 구조로 신호처리기를 설계함으로써, 레이다의 기능 알고리듬 수행시 프로세서간 데이터 교환을 필요없게 하였다. 레이다 신호처리기를 구현하기 위하여 아날로그 디바이스사의 ADSP-21060 프로세서가 탑재된 스리트럼사의 Morocco-2 보드와 병렬처리 소프트웨어 개발 도구인 APEX-3.2를 이용하였다.

  • PDF