• Proceedings of the Optical Society of Korea Conference
• /
• 2000.02a
• /
• pp.78-79
• /
• 2000

재구성이 가능한 광 크로스-커넥트(optical cross connect)는 전광 네트워크를 구성하기 위한 핵심소자 중의 하나이다. 일반적인 구조의 파장분배기는 공간분할 스위치(space division switch)를 두 쌍의 파장 다중화기(multiplexer)와 역다중화기(demultiplexer)의 가운데에 삽입하여 구현된다$^{(1)}$ . 최근에, 광섬유 브래그 격자와 광스위치 쌍을 직렬 연결하여 재구성이 가능한 광 크로스-커넥트가 제안되었다$^{(2)}$ . 그러나, 이 구조는 광신호에 따라 광섬유 브래그 격자에 반사되면서 겪는 광스위치에 의한 삽입손실이 다르다는 문제점이 있다. 이러한 문제를 해결하기 위하여 본 논문에서는 한 쌍의 파장 다중화기/역다중화기와 파장가변 광섬유 브래그 격자를 이용한 새로운 구조의 광 크로스-커넥트를 제안하고자 한다. 또한, 제안된 구조는 일반적인 구조의 파장분배기에 비해 파장 다중화기/역다중화기의 개수를 반으로 줄일 수 있는 장점이 있다. (중략)

• Journal of IKEEE
• /
• v.13 no.2
• /
• pp.101-107
• /
• 2009

Growth in the VLSI process and design technology is resulting into a continuous increase in the number of IPs on a chip to form a system. Because of many IPs on a single chip, efficient communication between IPs is essential. We propose a dynamically reconfigurable 3-layer bus structure which can adapt to the pattern of data transmission to achieve an efficient data communication between various IPs. The proposed 3-layer bus can be reconfigured to multi-single bus mode, and single-multi bus mode, thus providing the benefits of both single-bus and multi-bus modes. Experimental results show that the flexibility of the proposed bus structure can reduce data transmission time compared to the conventional fixed bus structure. We incorporated the proposed bus structure in a JPEG system and verified that the proposed structure achieved an average of 22% improvement in time over the conventional fixed bus structure.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.44 no.4
• /
• pp.97-102
• /
• 2007

This paper presents our implemented, synthesized and tested on demand and partial reconfiguration approaches for FIR filters using Xilinx Virtex FPGAs. Our scope is implementation of a low-power, area-efficient autonomously reconfigurable digital signal processing architecture that is tailored for the realization of arbitrary response FIR filters on Xilinx Virtex4 FPGAs. The implementation of design addresses area efficiency and flexibility allowing dynamically inserting and/or removing the partial modules to implement the partial reconfigurable FIR filters with various taps. This partial reconfigurable FIR filter design shows the configuration time improvement, good area efficiency and flexibility by using the dynamic partial reconfiguration method.

• Proceedings of the Korean Information Science Society Conference
• /
• 2003.10a
• /
• pp.355-357
• /
• 2003

최근 급속한 발전으로 인해 다양해지고 있는 무선 통신 기술들은 각자의 고유한 주파수, 채널 부호화 기법. 변복조 기법을 쓰는 경우가 많다. 이로 인해, 다양한 무선 통신 기술간의 비호환성 문제가 제기되고 있다. 이러한 문제를 해결하기 위한 기술이 SDR(Software Defined Radio)이다. SDR은 신호 처리(Signal Processing)를 소프트웨어적으로 구현하는 것이다. 이러한 SDR 기술은 하나의 하드웨어를 이용해서 설러 무선 통신 기술들을 이용할 수 있게 한다. 현재 대부분의 SDR의 연구는 재구성 가능한 하드웨어 로직과 코어 프레임워크인 SCA(Software Communication Architecture)로 초점이 맞추어지고 있다 하지만 SDR 시스템의 특성을 고려했을 때, 실시간성(Real-Time)과 유연성(Flexibility), 재구성(Reconfigurability)을 위한 기능을 추가하기 위해 이에 적합한 운영체제의 연구가 필요하다. 본 논문에서는 휴대 기기에서의 SDR 시스템에 대해 간략히 알아보고 이를 위한 운영체제의 요구사항을 설명하여 그에 적합한 운영체제의 구조와 재구성 기법을 설명한다.

• The KIPS Transactions:PartD
• /
• v.8D no.6
• /
• pp.853-860
• /
• 2001

In the object-oriented software development, redesigning of classes and reorganizing of class hierarchy structures should be necessary to reduce many of the headaches of object-oriented software design and maintenance. To support this task, in this paper, we propose a theoretical foundation for class hierarchy reorganizations that is relatively complete, correct, formal and easy to understand and use. We introduce the flattened class hierarchy that characterizes the class hierarchy structures in object-oriented software evolution. And we also present an algorithm which transforms a given class hierarchy into the normalized form. The flattened class hierarchy helps us map the inheritance and aggregation paths in a class hierarchy to paths in an object hierarchy that is an instance of the class hierarchy. By applying the algorithm into a given class hierarchy, we can make a new, object-preserved, and flattened class hierarchy that is the cornerstone for reorganization of class hierarchy structure and plays an important role as a bridge on the incremental evolutionary changes and reuse of object-oriented software to reorganize class hierarchies.

• Proceedings of the Korean Information Science Society Conference
• /
• 2006.06a
• /
• pp.355-357
• /
• 2006

반도체 공정의 발달로 인해 하나의 칩에 많은 양의 소자를 넣는 것이 가능해지면서 상대적으로 넓어진 공간에서 캐시 메모리가 차지하는 공간의 비중이 증가하고 있다. 상대적으로 비중이 커진 캐시 메모리는 CPU가 소모하는 전력의 50%에 상당하는 전력을 소모하는 등 시스템의 성능뿐만 아니라 전력 소모에도 큰 영향을 주고 있다. 현재 시스템 성능 향상과 전력 소모 절감을 위하여 캐시 메모리의 논리적 구조를 개선하기 위한 많은 연구가 진행 중이다. 본 논문에서는 다양한 용도로 사용되는 범용 시스템이 아닌 특정 응용분야에 최적화되어 사용되는 소규모 임베디드 시스템에 적합한 직접사상캐시를 위한 재구성 가능한 백업캐시를 제안하려고 한다. 제안하는 백업 캐시는 특정 레지스터 값을 이용해서 백업캐시를 재구성 가능하게 하여 응용분야에 따라 직접사상캐시의 성능 향상과 전력소모를 절감하도록 하여 시스템의 성능향상과 전력소모를 절감시키는 역할을 할 것이다.

• Proceedings of the Korean Institute of Intelligent Systems Conference
• /
• 1997.11a
• /
• pp.67-72
• /
• 1997

본 논문은 저비용이면서 정확한 제어를 수행하는 새로운 퍼지 제어기의 재구성 가능한 FPGA 시스템상의 구현을 다룬다. 제안한 퍼지 제어기 (Fuzzy Logic Controller : FLC)의 시스템 구조와 이의 VHDL 설계 및 시뮬레이션은 다른 논문에 나타나 있다. 제안한 퍼지 제어기의 구현 과정은 다음과 같다. 각 모듈은 VHDL 언어에 의해서 기술된 뒤, Synopsys사의 FPGA 컴파일러에 의해 합성된다. 합성된 각 모듈은 Xilinx사의 XactStep 6.0에 의해 최적화 및 배치, 배선이 이루어진다. 얻어진 Xilinx rawbit 파일은 VCC사의 r2h에 의해 C 언어의 header 파일 형태의 하드웨어 object로 변환된다. C언어 형태의 하드웨어 object를 포함하는 응용 제어 프로그램이 C 컴파일러에 의해 컴파일된 후, 이 실행 파일이 재구성 가능한 FPGA 시스템 상에 다운로드된다. 제안한 퍼지 제어기를 EVCI 보드 상에 동적으로 구현하여 트럭 후진 주차 제어에 사용할 때 걸리는 시간을 Synopsys사의 VHDL 시뮬레이터와 워크스테이션상에서 C언어에 의해 구현하여 트럭 후진 주차 제어에 사용할 때 걸리는 시간을 각각 비교하였다.

• Journal of KIISE
• /
• v.44 no.5
• /
• pp.476-485
• /
• 2017

The tactical operation centers of future anti-aircraft missile systems provide the environment for the research on future air threats, tactical information, integrated battlefield environment creation and management, engagement control and command and control algorithms. To develop the key functional elements of integrated battlefield situation creation and processing and tactical operation automation processing operations, battery/battalion tactical operation control and reconfiguration design software are required. Therefore, the algorithm software of each function and the tactical operation display software and link software for interworking between equipment were developed as reconfigurable through a data-centric design. In this paper, a tactical operation display framework that can be reconfigured on the operation display of the tactical operations according to the battery/battalion is introduced. This tactical operation display framework was used to develop a common data model design for the reconfigurable structure of multi-role tactical operations with battery / battalion and mission views, and a display configuration tool that provides a tactical operation display framework for view development was also developed using the MVC pattern. If the tactical operation display framework is used, it will be possible to reuse the view design through the common base structure, and a view that can be reconfigured easily and quickly will also be developed.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.44 no.4
• /
• pp.63-72
• /
• 2007

In this paper, we propose a novel reconfigurable coprocessor for multimedia mobile terminals. Because most of multimedia operations require fast operations of large amount of data in the limited clock frequency, it is necessary to enhance the performance of the embedded processor that is widely used in current multimedia mobile terminals. Therefore, we proposed and have designed the coprocessor which had the ability of fast operations of multimedia data. The proposed coprocessor was not only reconfigurable, but also flexible and expandable. The proposed coprocessor has been designed by using VHDL and compared with previous reconfigurable coprocessors and a commercial embedded processor in architecture and speed. As a result of the architectural comparison, the proposed coprocessor had better structure in terms of hardware size and flexibility. Also, the simulation results of DCT application showed that the proposed coprocessor was 26 times faster than a commercial ARM processor and 11 times faster than the ARM processor with fast DCT core.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.34 no.8B
• /
• pp.812-821
• /
• 2009

This paper proposes a novel dynamically reconfigurable switch for various multimedia applications in hybrid NoC systems. Current NoC systems, which adopt hybrid NoC structure with fixed switch and job distribution algorithms, require designers to precisely predict the property of applications to be processed. This paper proposes a reconfigurable switch which minimizes buffer overflow in various multimedia applications running on an NoC system. To verify the performance of the proposed system, we performed experiments on various multimedia applications running on embedded systems, such as MPEG4 and MP3 decoder, GPS positioning system, and OFDM demodulator. Experimental results show that buffer overflow has been decreased by 41.8% and 29.0%, respectively, when compared with NoC systems having sub-clusters with mesh or star topology. Power usage has been increased by 2.3% compared with hybrid NoC systems using fixed switches, and chip area has been increased from -0.6% to 5.7% depending on sub-cluster topology.