• Title/Summary/Keyword: 입력지연

Search Result 639, Processing Time 0.025 seconds

A New Iris Control Mechanism and H/W Implementation for Image Detector (영상검지기를 위한 새로운 아이리스 제어 방법 및 하드웨어 구현)

  • 권영탁;소영성;최병호;조용범
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2001.04b
    • /
    • pp.571-573
    • /
    • 2001
  • 대부분 영상검지기는 입력영상 전체영역의 밝기값에 기반하여 카메라가 받아들이는 광량을조절하는 자동 아이리스 방법을 채택하고 있다. 대형차량의 출현, 갑작스런 외부 일광의 변화가 있을 때 영상내 밝기값이 급격히 변할 수 있는데 기존 방법의 경우 기계적인 대응으로 인한 지연 때문에 차량을 미탐지하는 오류가 발생할 수 있다. 본 논문에서는 이러한 문제점을 해결하기 위해 사용자 제어 아이리스(UCI: User-Controlled Iris) 방법을 제안한다. 사용자 제어 아이리스를 사용할 경우 배경영상의 밝기값 변화에만 반응함으로써 움직이는 물체의 밝기값 또는 외부 일광이 급변하는 상황하에서도 양질의 입력영상을 얻을 수 있어 견고한 차량 탐지가 가능하다.

  • PDF

압전액츄에이터 연동파형 고전압증폭 구동장치 설계

  • 조정대;함영복;윤소남;감광영
    • Proceedings of the Korean Society of Precision Engineering Conference
    • /
    • 2004.05a
    • /
    • pp.110-110
    • /
    • 2004
  • 하나 또는 다수개의 압전액츄에이터(piezoelectric actuator)로 구성된 시스템에서 구동 효율을 높이는데 직접적인 영향을 미치는 고정밀과 빠른 응답 특성을 구현(implementation)하기 위하여, 입력전압에 대하여 출력전압이 선형적으로 추종하고 주파수 가변(variable)이 독립적이며 순차적으로 제어가 가능한 위상가변(phase shifting)형 압전액츄에이터 구동장치의 설계가 필요하다. 구동신호론 증폭하고 가변하는 고전압 증폭 구동장치는 압전액츄에이터 구동에 직접 영향을 주게 되므로, 이의 특성인 고주파에서의 위상지연 보상, 높은 회전비(slew rate)로 고전압에서 정현파의 찌그럼짐을 방지, 전압이득의 가변 및 안정화, 입력 및 출력 임피던스의 개선과 주파스 대역폭(band width)의 확장 등은 매우 중요하다.(중략)

  • PDF

Modeling and Performance Evaluation of Multistage Interconnection Networks with USB Scheme (USB 방식을 적용한 MIN 기반 교환기 구조의 모델링 및 성능평가)

  • Hong, Yu-Jee;Choo, Hyun-Seung;Youn, Hee-Yong
    • Annual Conference of KIPS
    • /
    • 2002.04a
    • /
    • pp.349-352
    • /
    • 2002
  • 다단계 상호연결 네트워크 (multistage interconnection network : MIN) 동작 연구에 있어서 가장 중요한 것 중의 하나가 네트워크 사이클의 운영 방법이라 할 수 있다. 일반적인 MIN 기반 교환기 구조에서 최악의 경우는 수신 버퍼 모듈이 비어있어서 셀이 가장 앞쪽의 버퍼 위치로 움직여야만 하는 상황에서 발생한다. 그러나 실제적으로는 입력 로드의 실질적인 크기에 대해서 대부분의 버퍼 모듈들은 거의 항상 확 차게 된다. 그렇기 때문에 일반적인 체계의 긴 네트워크 사이클은 대역폭의 낭비를 가져오게 된다. 본 논문에서는 이런 문제점을 수정하여 고안한 단위 단계 버퍼링 체계를 사용하여 입력 버퍼에 관한 분석 모델을 제안하였다. 이 제안된 체계는 매개변수의 수와 상태전이 다이어그램에 있어서 기존의 모델링 기법들보다 매우 단순하다. 제안된 모델과 시뮬레이션의 처리율 및 지연시간의 비교를 통해서 제안된 모델의 정확성을 검증하였다.

  • PDF

New Smith Predictor Controller Design Using a Disturbance Observer (외란 관측기를 이용한 새로운 스미스 예측제어기 설계)

  • Lee, Soon-Young;Yang, Dae-Geun
    • Journal of the Korea Institute of Information and Communication Engineering
    • /
    • v.9 no.8
    • /
    • pp.1730-1734
    • /
    • 2005
  • In this paper, a new Smith predictor controller for a disturbance adding to input side of a time delay plant is proposed. A disturbance observer is obtained to estimate an input disturbance and the new Smith predictor controller to eliminate the effects of a disturbance is designed using the disturbance observer. As a result, the proposed Smith predictor controller can make a steady state error for step input disturbance zero quickly. The effectiveness and the improved performance of the proposed system are verified by computer simulation.

Design and Performance Evaluation of a Fault-Tolerant Input-Buffered ATM Switch based on Multistage Interconnection Networks (다단계 상호연결 네트워크에 기반한 입력버퍼형 오류허용 ATM 스위치의 설계 및 성능 평가)

  • Sin, Won-Cheol;Son, Yu-Ik
    • The KIPS Transactions:PartC
    • /
    • v.8C no.3
    • /
    • pp.319-326
    • /
    • 2001
  • 본 논문에서는 다단계상호연결 네트워크에 기반한 입력버퍼 구조의 ATM 스위치에 관해서 언급한다. 제안된 방법은 HOL 블록킹으로 인해 균일 트래픽(uniform traffic) 하에서 최대 약 58.6%의 처리율을 넘지 못하는 문제를 해결 할 수 있는 방법을 제시하며, 또한 오류허용 기능을 확장시키기 위하여 베이스라인 네트워크에서 버디 연결 매핑 및 제한연결 매핑 특성을 이용한 다중경로를 제공할 수 있는 버퍼 기법에 관하여 언급한다. 시뮬레이션에 의한 성능 평가 결과, 기존 방식과 비교하여 좋은 처리율과 셀 손실율을 보였으며, 더욱이 오류 스위치의 증가에도 불구하고 처리율의 수준은 적정한 셀 지연 범위 내에서 유지될 수 있음을 보여주고 있다.

  • PDF

A New 24-Pulse HVDC Converter (새로운 24-펄스 HVDC 컨버터)

  • 오준용;최세완;김기용;김영석;원충연
    • The Transactions of the Korean Institute of Power Electronics
    • /
    • v.5 no.3
    • /
    • pp.269-275
    • /
    • 2000
  • 본 논문에서는 HVDC 응용을 위한 새로운 24-펄스 싸이리스터 컨버터를 제안한다. 제안한 컨버터는 기존의 직렬접속형 12-펄스 컨버터에 저용량의 단상변압기와 2개의 DC Blocking 커패시터 및 2개의 싸이리스터 스위치로 보조회로를 추가하여 구성된다. 이 보조회로의 두 개의 싸이리스터로 출력전류를 재주입함으로써 입력전류뿐만 아니라 출력전압도 24-펄스 특성을 갖게된다. 입력전류와 출력전압의 분석을 통하여 시스템 위상지연각의 전구간에 대한 보조 싸이리스터 제어각을 구하여 각 소자의 용량을 계산한다. 또한 모의실험 및 실험을 통하여 본 논문에서 제안한 방식의 원리를 입증한다.

  • PDF

Single-mode fiber depolarizer for WDM optical communications (WDM 광통신 시스템을 위한 단일모드 광섬유 무편광기)

  • 이동렬;전상민;김용평
    • Korean Journal of Optics and Photonics
    • /
    • v.14 no.3
    • /
    • pp.224-229
    • /
    • 2003
  • We realized a depolarizer based on two 2$\times$2 directional couplers and single mode optical fiber. A reduction method for the degree of polarization is demonstrated by using computer simulation, which is verified experimentally. The degree of polarization is -20 dB for the polarized input beam of spectral width less than 0.05 nm. The experimental results verify that the polarization noise, which is due to the change of the input polarization state, can be reduced by making the fiber-ring delay-line length greater thanthecoherencelengthofthesource.

Closed Caption Synchronization Using Dynamic Programming (동적계획법을 이용한 장애인방송 폐쇄자막 동기화)

  • Oh, Juhyun
    • Proceedings of the Korean Society of Broadcast Engineers Conference
    • /
    • 2020.07a
    • /
    • pp.461-464
    • /
    • 2020
  • 지상파 방송에서는 청각장애인을 위해 폐쇄자막(closed caption) 서비스가 제공되고 있다. 현재의 폐쇄자막 방송은 속기사가 실시간으로 방송을 보면서 입력하기 때문에 지연이 있다. 또한 이렇게 입력된 폐쇄자막은 TV 프로그램 영상과 별도로 저장되기 때문에 영상과 그 시작점이 맞지 않는 경우가 대부분이다. 폐쇄자막을 온라인 서비스 등에 제공하고자 할 때 이러한 문제로 인해 영상과의 동기가 맞지 않아 사용이 어렵다. 본 논문에서는 TV 프로그램의 음성을 인식하여 동기화된 텍스트를 추출하고, 이를 기 저장된 폐쇄자막과 정렬하여 동기화하는 방법을 제안한다. 실제 TV 프로그램과 자막에 적용하였을 때 대부분의 음절과 라인에서 동기화가 정확히 이루어짐을 확인하였다.

  • PDF

A Study on Imput/Output Queueing Management for High Performance Switching (고속 스위칭 성능 향상을 위한 Input/Output Queueing Management에 관한 연구)

  • 하창국;송재연;김장복
    • The Journal of Korean Institute of Communications and Information Sciences
    • /
    • v.24 no.7B
    • /
    • pp.1289-1295
    • /
    • 1999
  • 본 논문에서는 스위치의 운용 알고리즘에 따라 시뮬레이션 프로그램을 이용하여 입/출력 버퍼의 셀 손실율을 측정하였다. 그 결과 셀 손실에 영향을 주는 요소로서, 셀 도착 간격 시간(k(a))과 SPEEDUP FACTOR(SF) en 가지 요소에 따라 셀손실을 평가할 수 있음을 알 수 있었다. 셀 도착 간격 시간 혹은 주기성은 비트가 셀로 모이는데 걸리는 시간을 의미하며 스위치 속도 SF는 임의의 한 슬롯내에서 한 입력단에서 출력단으로 서비스 가능한 셀의 수를 나타내고 있다. 시뮬레이션의 결과에서 보면 입력 버퍼에서는 주지성에 따라, 출력 버퍼에서는 SF의 크기에 따라 셀손실율이 커진다는 사실을 알 수 있었다. 따라서 보다 정확한 고속 스위칭 향상을 위해서는 입/출력 버퍼의 크기 결정이 중요하다. 본 논문의 시뮬레이션 결과에서는 입력 버퍼가 100x셀 일 때 출력 버퍼가 40x셀 정도의 크기가 적합하다는 것을 얻어내었다. 물론 입/출력 버퍼를 크게 한다면 셀 손실이 작아지지만, 하드웨어를 구성하는데 문제점이 발생될 것이기 때문이다. 그리고 본 논문 결과치중 셀 도착 분포 상황은 변동계수 모델링 성정에 따라 SF가 처리하는 서비스의 셀 도착 분포에 의 \ulcorner달라지지만, 변동계수가 전혀 없는 이상적인 경우(CV=1)를 제외한 경우의 SF값을 만족한다고 하겠다. 끝으로 입/출력 버퍼를 가진 스위치 구조는 단지 출력 버퍼를 갖는 스위치 보다 지연이 크지만, VLSI의 발달로 셀의 처리 속도가 증가하므로 더 많은 장점을 갖게 될 것이다.

  • PDF

The Performance Analysis of the DDFS to drive PLL (PLL을 구동하기 위한 DDFS의 성능분석)

  • 손종원;박창규;김수욱
    • Journal of the Korea Institute of Information and Communication Engineering
    • /
    • v.6 no.8
    • /
    • pp.1283-1291
    • /
    • 2002
  • In this paper, the PLL driven by the DDFS is designed on the schematic using the Q-logic cell based library and is implemented using FPGA QL32 x16B. The measurement results of the frequency synthesizer switching speed were agreement with a register. The simulated results show that the clock delay was generated after eleven clock and if input is random, It has influence on output DA converter has to be very extensive. Therefore, the DDFS used noise shaper to drive PLL by regular interval for input state. Also the bandwidth of DA converter very extensive, the simulation shows that the variation of small input control word is better than the switching speed of PLL.