• 한국통신학회논문지
• /
• 제25권12A호
• /
• pp.1897-1903
• /
• 2000

산업용 칼라 액정 패널 비젼 시스템은 공장 자동화 시스템 및 고속도로 등의 모니터링을 위해 필요한 시스템이다. 본 논문에서는 산업용 액정 패널 비젼에서 입력신호인 NTSC, SECAM, PAL 및 컴퓨터의 RGB 신호를 받아 이를 그래픽 처리하여 LCD 패널에 디스플레이 하여 대형 스크린에 투사하기 위한 LCD 드라이버 인터페이스를 카드를 개발하였다. 개발된 인터페이스 카드는 XGA(1024X768)급의 성능을 가진다. 카드의 성능을 테스트하기 위해 적합성 시험을 하였으며, 테스트 결과 만족할 만한 결과를 얻을 수 있었다.

• 한국산학기술학회:학술대회논문집
• /
• 한국산학기술학회 2010년도 춘계학술발표논문집 1부
• /
• pp.273-276
• /
• 2010

음성신호를 관찰하였을 때 성문특성으로 인해서 고주파쪽 특성이 약화되는 경향이 있다. 약화된 고주파 특성을 보상하기 위하여 프리 엠퍼시스 필터를 통해 보상하고 있다. 프리 엠퍼시스 필터를 간단한 수식으로 표현하면 y(n)=s(n)-As(n-1)와 같이 차분 방정식으로 나타낼 수 있다. 여기서 A값은 보통 0.9에서 1사이의 값을 사용한다. 본 논문에서는 QMF 필터를 이용하여 입력신호를 고주파와 저주파의 2개의 대역으로 분할하여 각 밴드에 프리 엠퍼시스 필터를 적용하여 약화되어진 특성을 정확히 보상하는 방법을 제안한다.

• 한국멀티미디어학회:학술대회논문집
• /
• 한국멀티미디어학회 2004년도 춘계학술발표대회논문집
• /
• pp.379-382
• /
• 2004

적응신호처리 분야에서 LMS알고리듬은 수식이 간단하고, 적은 계산량으로 인해 널리 사용되고 있지만, 시간영역의 적응알고리즘은 입력신호의 고유치 분포폭이 넓게 분포한 때는 수렴속도가 느려지는 단점이 있다. 이런 문제점을 개선하기 위하여 본 논문에서는 시간영역의 적응 알고리즘을 변환영역에서 수행하고, 변환영역에서 수렴성능 향상과 계산량을 줄이기 위하여 웨이블렛기반의 고속 적응 알고리즘을 제안하였다. 제안한 알고리즘을 OFDM 적응등화기에 적용하여, 기존의 OFDM 등화기 알고리즘과 비교하여 제안한 적응알고리즘의 성능이 우수함을 보인다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2018년도 춘계학술발표대회
• /
• pp.342-343
• /
• 2018

본 논문에서는, 적층형 심화 신경망 회귀 모델을 도입하여 잡음이 포함된 입력 신호의 특징벡터로부터 깨끗한 입력 신호의 특징벡터를 추정함으로써 음성 향상 성능을 개선 시켰다. 제안된 방법은 기존의 단일 심화신경망 기법 보다 음성인식 성능 향상에 더욱 효과가 있었다.

• 한국정보전자통신기술학회논문지
• /
• 제10권1호
• /
• pp.77-84
• /
• 2017

회전하는 기계시스템에서는 일반적으로 시변 진동신호가 발생되며, 회전기에 고장이 있는 경우 이 신호에 잡음이 포함된다. 본 논문에서는 잡음이 포함된 시변 진동신호를 분해하기 위한 적응예측기와 이진트리구조 필터뱅크로 구성되는 시스템을 제안한다. 그리고 이 시스템에서 분석된 진동신호 결과를 회전기 고장진단에 활용할 수 있음을 보인다. 제안 시스템 적응 예측기는 주기신호성분을 예측하며, 필터뱅크 시스템에서는 입력신호와 예측된 주기신호와의 차 신호를 부밴드 대역으로 분해한다. 각 부밴드 신호에는 고장에 따른 잡음 신호성분이 포함되므로, 이를 이용 회전기의 고장진단이 가능하다. 제안한 신동신호분석 방법의 타당성을 시뮬레이션에서 보이며, 시뮬레이션에서는 주기신호 성분이 제거된 진동신호를 32 부밴드로 분해하여 고장관련 신호 특성을 분석한다.

• 대한교통학회:학술대회논문집
• /
• 대한교통학회 1998년도 Proceedings 제34회 추계 학술발표회
• /
• pp.206-215
• /
• 1998

교차로 교통신호제어의 입려정보로 단순히 차량의 대수만으로는 정확한 신호제어를 할 수가 없다. 여기에는 대기차량수, 도로의 길이, 차량의 형태 등을 고려한 도로의 혼잡량이라는 상징적 정보량이 적합하다고 할 수 있다. 그러나 상징적인 정보량은 입력정보인 실제적인 물리량사이에 서로 관련성이 없거나 상충적일 경우, 각 정보간의 선형성과 관련식을 도출하여 상징적인 정보를 얻는다는 것이 어렵다. 본 논문에서는 교통 신호처리에서 사용하는 상징적 정보량의 의미와 필요성을 고찰하여 본 후, 퍼지 이론을 통해 물리적인 교통 정보량을 이용 교통신호제어 상징적인 출력 정량인 교통 혼잡량을 산출하여 교통신호제어에 적용하여 기존의 교통신호제어와 비교하였다.

• 한국전자통신학회논문지
• /
• 제9권9호
• /
• pp.1027-1034
• /
• 2014

3G부터 4G LTE까지의 전체 대역에 적용이 가능한 저전력, 광대역 저잡음증폭기를 설계하였다. 설계한 광대역 다중입력 저잡음증폭기는 기존의 3G인 CDMA의 대역인 1.2GHz대역과 LTE대역인 2.5GHz대역까지 넓은 주파수 대역을 안정적으로 증폭이 가능하고, 다중입력방식을 통해 입력신호의 크기에 관계없이 안정적인 증폭이 가능하도록 설계하였다. 설계된 저잡음증폭기는 1.2V의 공급전압에서 약 0.6mA의 전류를 소모하고, 이는 Cadence사의 컴퓨터 시뮬레이션을 통해 검증하였다. 낮은 입력신호에 대응한 증폭은 최대 20dB이고, 신호에 따라 최저 -10dB의 이득값을 얻을 수 있었다. 잡음특성(NF : Noise Figure)은 High Gain모드에서 15dB이하, Low Gain 모드에서 3dB이하를 가진다.

• 대한전자공학회논문지SD
• /
• 제45권12호
• /
• pp.22-28
• /
• 2008

본 논문은 SOC 응용을 위한 효율적인 8비트 AD 변환기(Analog-to-Digital Converter)를 설계하였다. 이 구조는 2개의 수정된 4 비트 플래시 AD 변환기로 구성되었고, 그것은 기존의 플래시 AD 변환기 보다 더 효율적인 구조를 가지고 있다. 이것은 입력신호에 연결된 저항들의 일정 범위를 예측하고 초기 예측을 기반으로 입력신호에 가까운 위치를 정한다. 입력신호의 예측은 전압예측기에 의하여 가능하다. 4비트 해상도를 가진 경우 수정된 플래시 AD 변환기는 단지 6개의 비교기가 필요하다. 그러므로 8비트 AD 변환기는 12개의 비교기와 32개의 저항을 사용한다. 이 AD 변환기의 변환속도는 기존의 플래시 AD 변환기와 거의 같지만 비교기와 저항의 수가 줄어들기 때문에 다이의 면적의 소모를 현저하게 줄일 수 있다. 이것은 반 플래시 AD 변환기보다 더 적은 비교기를 사용한다, 본 논문에서 구현한 회로들은 LT SPICE 컴퓨터 소프트웨어 툴을 이용하여 시뮬레이션 하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2017년도 추계학술대회
• /
• pp.751-753
• /
• 2017

본 논문은 AVR 실습키트를 원격으로 실습할 수 있도록 카메라, 아두이노, AVR 실습키트를 이용하여 원격실습 키트를 구현한다. 구현된 시스템은 원격지에서 한번에 한사람씩 다수의 사용자가 실습을 수행할 수 있다. 실습자는 PC의 원격제어 방법을 이용하여 AVR Studio 프로그램을 작성하고 AVR 실습키트에 다운로드 한다. 그리고, 버튼 입력, 가변저항 입력은 컴퓨터 프로그램을 작성하여 마우스를 클릭하거나 드래그 하면 입력 신호는 아두이노에 전달되고 아두이노는 실제 버튼 입력신호나 아날로그 전압을 AVR 키트에 전달한다. 입력 신호를 받아서 AVR 키트가 동작하면 카메라를 통해서 동작 모습을 확인 할 수 있다. 따라서 구현된 시스템을 이용하면 다수의 사용자가 하나의 키트를 이용하여 AVR 실습을 수행할 수 있다.

• 전기전자학회논문지
• /
• 제22권4호
• /
• pp.1218-1221
• /
• 2018

본 논문은 두 배의 rail-to-rail 입력 전압 범위를 갖는 저-전력 0.6-V 10-bit 200-kS/s successive approximation register(SAR) analog-to-digital converter(ADC)를 제안한다. 제안된 near-threshold voltage(NTV)의 전원 전압을 갖는 회로는, 본질적인 입력 신호 전력 부족을 두 배의 rail-to-rail 입력 전압 범위를 구현함으로써 극복하였다. 이 회로는 일반적인 NTV 회로에 비해 4배의 입력 신호 전력을 갖게 되고, 그로써 SAR ADC의 신호 대 잡음비(signal-to-noise ratio, SNR)를 개선했다. 제안된 ADC는 65-nm CMOS 공정을 이용하여 제작되었다. 0.6-V 전원 전압과 $2.4-V_{pp}$(차동쌍)의 입력 전압, 200-kS/s에서 ADC의 SNDR은 59.87 dB이며 전력 소모는 364.5-nW이다. ADC 코어가 차지하는 면적은 $84{\times}100{\mu}m^2$이다.