• 대한기계학회논문집B
• /
• 제39권3호
• /
• pp.245-251
• /
• 2015

인쇄기판의 양산 신뢰성 확인을 위한 전기검사에서는 다수의 미세 탐침들이 기판의 패드와 접점을 유지하며 회로의 전기적 신뢰성을 확인하는 검사이다. 이 때 다수의 탐침들이 모두 정 정렬 될 수 없으므로 탐침의 충돌하는 위치와 각도는 기판에 심각한 결과를 초래할 수 있다. 본 연구에서는 탐침이 패드와 충돌하는 상황에서 발생할 수 있는 탐침의 미끄러짐 현상을 관측하고자 한다. 탐침은 접촉부가 둥근형상과 평평한 형상의 두 종류를 선정하였고, 탐침 돌출 길이, 탐침 직경, 이송 속도 등이 탐침의 미끄러짐에 주는 영향을 관찰하였다. 이를 통해 전기 검사 시 탐침의 경사에 따라 기판의 패드에 작용하는 수평 인가력과 탐침 경사각 사이의 관계를 조사하였으며, 또 전기 검사 후 미끄러진 탐침의 복원시 발생할 수 있는 탐침과 패드 사이의 역학관계에 대해서도 고찰하였다. 경사각은 탐침의 접촉부가 평평하면서 돌출길이가 짧고, 직경이 크며, 검사 속도가 느린 경우에 작다는 것을 확인하였다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2009년도 춘계학술발표대회
• /
• pp.12.2-12.2
• /
• 2009

전자 디스플레이 산업의 중요성과 미래사회에서 요구되는 정보기기로써 유연한 기판을 사용한 소자에 대한 수요가 급격히 증가하고 있으며, 이들 산업에 응용되기 위해서는 저비용, 고생산 공정이 요구되고 있다. 이를 위해 인쇄전자 기술에 대한 연구가 활발히 진행되고 있다. 특히, 금속배선은 모든 소자의 기본이면서 낮은 저항과 높은 신뢰성을 동시에 요구하고 있어 인쇄전자 기술이 해결해야 할 가장 어려운 난제 중의 하나이다. 따라서 본 연구에서는 낮은 저항과 높은 신뢰성을 만족시킬 수 있는 새로운 금속배선 공정으로서 폴리이미드 필름을 초발수 처리한 후 친수 패턴을 하여 전도성 잉크에 함침함으로서 친수 패턴을 따라 금속배선이 이루어 지도록 하는 방법을 제안하고자 한다. 폴리이미드 필름의 표면을 플라즈마 처리하여 표면에 나노돌기를 형성시키고 불소기를 함유한 코팅층을 형성시킴으로써 물에 대한 접촉각이 $150^{\circ}$이상이 되도록 초발수 처리할 수 있었다. 초발수 처리된 폴리이미드 기판에 쉐도우 마스크를 사용하여 UV조사함으로써 조사된 부분만 친수성을 가지는 패턴을 형성하였다. 이렇게 친수 패턴이 제작된 초발수 폴리이미드 유연기판을 실버잉크에 함침함으로써 선폭 $200{\mu}m$를 가지는 금속배선을 형성시켰다. 형성된 금속배선의 단면 형상을 측정하였으며, 열처리를 통하여 비저항이 $30{\mu}{\Omega}$-cm를 얻을 수 있었다. 통상 1회의 함침으로는 금속배선의 두께가 150nm정도로 금속배선으로 사용하기에는 얇아 배선의 두께를 증가시키기 위하여 수 회 함침을 시도하여 $2{\mu}m$의 두께로 증가시킬 수 있었다. 이때 선폭과 선간 간격은 크게 변하지 않고 두께만 증가시킬 수 있었다. 이는 금속배선을 형성한 후에도 폴리이미드 유연기판의 초발수성은 그대로 유지되어 여러번 함침할 때 잉크가 이미 형성된 배선에만 묻게 되어 두께는 증가하나 선폭과 선간 간격은 증가하지 않는 것으로 판단된다. 사용한 실버잉크는 실버의 함량은 10~20wt%인 수계 잉크였다.

• 발명특허
• /
• 제26권10호통권306호
• /
• pp.76-83
• /
• 2001

본 발명은 승화성 고체 미립자 제트를 이용한 분사로 표면의 오염물을 제거하는 공정이다. 이는 극저온에서 고화된 입자가 표면에 고속 충돌 후 오염물을 제거하고 자신은 승화되어 잔사를 남기지 않는 청정 세척 공정을 말하는데 반도체 장비, 정밀 제품, 인쇄회로 기판 등의 다양한 표면의 각종 오염막 제거에 널리 사용될 수 있다. 본 장치의 특징은 세정 매체인 $CO_2$와 Carrier gas인 $N_2$를 사용하였고 현재 특허에 출원되어 있는 단순한 액체$CO_2$를 이용한 세정범위를 넘어 다양한 세정매체 즉, 복합인자($CO_2$ + ice, Ar + ice)를 이용하여 세정효율의 다변화를 이루었고 자체 개발한 냉동기를 이용하여 고화율이 액체 $CO_2$보다 상대적으로 낮은 기체 $CO_2$의 고화율을 증대 시킴으로써, 세정매체의 소모시간이 현격히 감소되어 원가절감 효과를 증대 시켰다. 세정대상물을 효과적으로 제거하기 위해 주 세정 매체인 $CO_2$의 수농도를 조절할 수 있는 Multi-Nozzle의 개발과 이로 인하여 세정력의 강도를 조절하도록 하였다. 세정 후 발생되는 오염입자를 효과적으로 제거하도록 국부 Exhaust를 Nozzle전단에 달아 재 오염의 방지효과를 극대화 시켰다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2009년도 제40회 하계학술대회
• /
• pp.1601_1602
• /
• 2009

본 논문은 SSN(Simultaneous Switching Noise) 이 유전체를 통해 다른 시스템에 유기되는 것을 막기 위한 방법인 EBG(Electromagnetic Band-Gap)에 관한 연구이다. 이에 대한 EBG 구조를 설계하기 위해 PDN(Power Delivery Network)에 주기적인 패턴을 삽입한다. 패키지에 EBG 구조를 적용하기 위해 인쇄 회로기판 범위에서 연구되었던 구조를 변형 및 개조하여 EBG 구조가 내포하고 있는 필터의 차단 주파수의 범위를 넓히며 차단 시작 주파수를 1GHz 아래로 낮추는 소형화 방법을 모색한다. 이 연구에서 실시할 EBG 구조에 대한 간단한 고찰과 인쇄 회로 기판에 적합한 AI-EBG(Alternating impedance Electromagnetic Band-Gap) 구조를 이용한 EBG 의 소형화에 대해 언급하고, 소형화를 위한 3-D EBG 의 설계구조에 대해 설명한다. 그리고 저주파에서 차단특성을 높이기 위한 방법으로 3-D EBG를 사용하고 AI-EBG와 비교하여 차단특성의 변화를 Full-wave 시뮬레이션과 측정으로서 비교한다.

• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 2013년도 춘계학술대회 논문집
• /
• pp.607-608
• /
• 2013

• 한국환경과학회:학술대회논문집
• /
• 한국환경과학회 2007년도 춘계 학술발표회 발표논문집
• /
• pp.554-557
• /
• 2007

• 마이크로전자및패키징학회지
• /
• 제11권1호
• /
• pp.29-36
• /
• 2004

초 박형 실리콘 칩을 이용하여 실리콘 칩들을 포함한 모듈 전체가 굽힘이 자유로운 유연 패키징 기술을 구현하였으며 bending test와 FEA를 통해 초 박형 실리콘 칩의 기계적 거동을 살펴보았다. 초박형 실리콘 칩(t<30$\mu\textrm{m}$)은 표면손상의 가능성을 배제하기 위해 KOH및 TMAH둥을 이용한 화학적 thinning 방법을 이용하여 제작되었으며 열압착 방식에 의해 $Kapton^{Kapton}$에 바로 실장 되었다. 실리콘칩과 $Kapton^\circledR$ 기판간의 단차가 적기 때문에 전기도금 방식으로 전기적 결선을 이를 수 있었다. 이러한 방식의 패키징은 이러한 공정은 flip chip 공정에 비해 공정 간단하고 wire 본딩과 달리 표면 단차 적어서 연성회로 기판을 비롯한 인쇄회로기판의 표면뿐만 아니라 기판 자체에 삽입이 가능하여 패키징 밀도 증가를 기대할 수 있으며 실질적인 실장 가능면적을 극대화 할 수 있다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 춘계학술대회
• /
• pp.329-332
• /
• 2011

최근 사용하는 정보량의 증가로 인해 디지털 회로가 점점 고속, 소형 집적화를 요구로 인해 인쇄회로 기판 역시 높은 신뢰성과 소형화가 요구되어 지고 있다. 특히 POWER PLAN / GROUND PLAN 간 임피던스 영향, 주파수 영향을 고려하여 GROUND / POWER VIA를 통해 개선하고 있으나 너무 많은 VIA가 사용되어 PCB 제조업체 입장에서는 단가 상승 및 납기 지연, 불량요인이 지속적으로 증가하고 있다. 하여 본 논문에서는 VIA 개체수 최적화를 검증 하기 위하여 정형화된 PCB구조의 기본 Design을 활용하여 POWER PLAN과 GROUND PLAN 사이에 VIA의 특정 개수에서 IMPEDANCE값이 수렴하는 것을 검증하여 최적화된 VIA개수를 찾아 보았다.

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2003년도 기술심포지움 논문집
• /
• pp.177-180
• /
• 2003

초 박형 실리콘 칩을 이용하여 실리콘 칩들을 포함한 모듈 전체가 굽힘이 자유로운 유연 패키징 기술을 구현하였으며 bending test와 FEA를 통해 초 박형 실리콘 칩의 기계적 특성을 살펴보았다. 초 박형 실리콘칩$(t<30{\mu}m)$은 표면손상의 가능성을 배제하기 위해 화학적 thinning 방법을 이용하여 제작되었으며 열압착 방식에 의해 $Kapton^{(R)}$에 바로 실장 되었다. 실리콘칩과 $Kapton^{(R)}$ 기판간의 단차가 적기 때문에 전기도금 방식으로 전기적 결선을 이룰 수 있었다. 이러한 방식의 패키징은 이러한 공정은 flip chip 공정에 비해 공정 간단하고 wire 본딩과 달리 표면 단차 적다. 따라서 연성회로 기관을 비롯한 인쇄회로기판의 표면뿐만 아니라 기판 자체에 삽임이 가능하여 패키징 밀도 증가를 기대할 수 있으며 실질적인 실장 가능면적을 극대화 할 수 있다.

• 한국정밀공학회지
• /
• 제24권5호
• /
• pp.97-103
• /
• 2007

A novel selective metallization process to fabricate the fine conductive line based on inkjet printing has been investigated. Recently, Inkjet printing has been widely used in flat panel display, electronic circuits, biochips and bioMEMS because direct inkjet printing is an alternative and cost-effective technology for patterning and fabricating objects directly from design without masks. The photosensitive etching resist used in this process is an organic polymer which becomes solidified when exposed to ultraviolet lights and has high viscosity at ambient temperature. A piezoelectric-driven inkjet printhead is used to dispense 20-30 ${\mu}m$ diameter droplets onto the copper substrate to prevent subsequent etching. Repeatability of circuitry fabrication is closely related to the formation of steady droplets, adhesion between etching resist and copper substrate. Therefore, the ability to form small and stable droplets and surface topography of the copper surface and chemical attack must be taken into consideration for fine and precise patterns. In this study, factors affecting the pattern formation such as adhesion strength, etching mechanism, UV curing have been investigated. As a result, microscale copper patterns with tens of urn high have been fabricated.