• 전자공학회논문지CI
• /
• 제38권5호
• /
• pp.65-76
• /
• 2001

본 논문에서는 디지털 영상 데이터의 불법 복사에 대해 저작권 보호를 위한 주파수 영역 기반 디지털 워터마킹 방법에 대해 비교 평가한다. 웨이블릿 변환, 이산 여현 변환, 블록 기반 이산 여현 변환을 이용하여 영상을 각각의 주파수 영역으로 변환하고, 동일한 워터마크 신호에 대해 견고함을 측정한다. 실험 결과 동일한 워터마크 삽입시 전체적으로 이산 여현 변환 기반의 워터마킹 방법이 웨이블릿 변환 기반의 워터마킹 방법보다 더 견고함을 보였다. 특히, JPEG 손실압축과 샤프닝에서는 $8{\times}8$ 블록 기반 이산 여현 변환이, 저역필터링과 크기변화에서는 이산 여현 변환이 상대적으로 견고함을 보였다. 또한 블록 기반 이산 여현 변환 기반 방식에서 블록 크기가 커질수록 일반적인 영상처리에 대해 견고함이 떨어졌다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2018년도 춘계학술대회
• /
• pp.107-110
• /
• 2018

이미지 압축은 디지털 이미지를 데이터 압축을 적용하는 과정이다. 이산여현변환은 시간 도메인에서 주파수 도메인으로 변환하는 기술이며, 이미지 압축에 널리 사용된다. 먼저, 이미지는 $8{\times}8$ 픽셀 블록으로 분리한다. 위에서 아래로 왼쪽에서 오른쪽으로 처리하면서 DCT 각 블록에 적용한다. 각각의 블록은 양자화를 통해 압축된다. 이미지를 구성하는 압축된 블록 배열의 공간은 크게 줄어든다. IDCT를 통해 이미지를 재구성 한다. 본 연구에서는 이산여현변환 기법을 이용하여 이미지 압축/복원의 전처리 과정을 조망하는 것이 목적이다.

• 대한전자공학회논문지SP
• /
• 제38권3호
• /
• pp.46-46
• /
• 2001

본 논문에서는 시스톨릭 어레이에 기반한 모양 적응적 이산 여현 변환(SADCT)의 효율적 VLSI 구조를 제안한다. 모양 적응적 이산 여현 변환은 이산 여현 변환과 달리 변환 크기가 각 블록에서의 객체의 모양에 따라 가변적이므로 기존의 시간 순환구조에서는 각 처리소자의 이용도와 처리속도가 모두 저하된다. 본 논문에서는 이러한 단점을 극복하기 위해 메모리를 필요로 하지 않는 시스톨릭 어레이에 기반한 구조를 제안한다. 제안된 구조에서는 1차원 SADCT를 연속적으로 수행함으로 처리속도를 향상시키고 첫 번째 열의 처리소자들을 마지막 열의 처리소자들과 연결하고, 입력 데이터는 각각의 재배열된 블록에서의 최대 데이터 크기에 따라 각 열에 병렬로 입력하여 처리소자의 이용도를 향상시켰다. 제안된 구조는 VHDL로 기술하고 MentorTM를 이용하여 기능검증을 수행하였다. 검증결과, 하드웨어 복잡도가 다소 증가하나, 처리속도는 기존의 방법에 비해 두 배정도 향상되었다.

• 대한전자공학회논문지SP
• /
• 제39권5호
• /
• pp.494-503
• /
• 2002

이 논문에서는 이산여현변환 공간에서 영상의 크기를 줄이는 변환부호화 과정에서의 움직임 벡터 (motion vector) 재추정을 위한 방법을 제안하였다. 제안된 방법에서는 영상 사이의 SAD (Sum of Absolute Difference)와 매크로 블록의 에지 정보를 이용하여 커널 함수를 정의하고, 그것을 이용해서 축소된 영상에서의 새로운 움직임 벡터를 재추정하였다. 변환부호화기에서는 속도의 효율성을 위해서 변환부호화기의 입력의 화면 간 (inter-frame) 정보에서 얻을 수 있는 기존의 움직임 벡터를 이용하는 방법을 택하고 있는데 본 논문에서도 속도의 효율성을 위해서 기존의 움직임 벡터들을 이용하는 방법을 선택하였다. 제안한 방법을 이용해서 실영상에 대해서 실험을 해 본 결과 연산량을 고려한 PSNR (Peak Signal to Noise Ratio)의 측면에서 우수한 성능을 보여주는 것을 확인할 수 있었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2018년도 추계학술대회
• /
• pp.180-181
• /
• 2018

JPEG은 가장 널리 사용되는 표준 이미지 압축기술이다. 본 논문에서는 이미지 압축 알고리즘을 소개하고 압축 및 압축 해제의 각 단계를 서술하고자 한다. 이미지 압축은 디지털 이미지를 데이터 압축을 적용하는 과정이다. 이산여현변환은 시간 도메인에서 주파수 도메인으로 변환하는 기술이다. 먼저, 이미지는 8 by 8 픽셀 블록으로 분할하게 된다. 둘째, 위에서 아래로 왼쪽에서 오른쪽으로 진행하면서 DCT가 각각의 블록에 적용하게 된다. 셋째, 각 블록은 양자화를 통해 압축을 진행한다. 넷째, 이미지를 구성하는 압축된 블록의 배열은 크게 줄어든 공간에 저장된다. 끝으로, 원하는 경우 이미지는 역 이산여현변환 (IDCT)을 사용하는 프로세스인 압축 해제를 통해 재구성하게 된다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 1997년도 학술대회
• /
• pp.55-62
• /
• 1997

본 논문에서는 윤곽선의 다각근사화시 발생하는 오차신호를 표본화하고 표본화된 신호를 부호화하기 위한 새로운 변환을 제안한다. 제안하는 방법은 다각근사화시 발생하는 윤곽선의 단편들이 완만한 곡선의 형태를 갖고 양 끝점이 0이라는 특징을 고려해서 르장드르 다항식에 기반한 새로운 변환을 제안한다. 제안한 방법은, 기존의 방법인 이산여현변환, 이산정현변환 등과 변환부호화 이득면에서 비교해 볼 때 우수한 결과를 얻었다.

• 대한전자공학회논문지SP
• /
• 제45권3호
• /
• pp.80-92
• /
• 2008

기존의 영상 부호화 표준들보다 높은 압축 성능을 얻기 위해 부호화 효율 측면에서 우수한 기술들이 가장 최근에 완성된 영상 부호화 표준인 H.264/AVC에 채택되었다. 가변 블록 단위의 움직임 예측/보상과 다양한 방향성을 통한 화면 내 예측 방법 등의 영상 부호화 기술들의 발달에도 불구하고, 이산 여현 변환은 초기 영상 부호화 표준에서부터 계속적으로 사용되고 있다. 일반적으로 실제 영상 신호가 부호화될 때 생성되는 잔여 신호의 상관 계수 값은 0.5 미만이다. 하지만, 이러한 상관 계수 값의 범위는 이산 여현 변환이 최적의 성능을 나타내는 범위가 아니며, 상관 계수의 범위가 -0.5에서 0.5일 경우 차선의 변환인 이산 정현 변환이 이산 여현 변환과 함께 영상 호화에 사용될 수가 있다. 본 논문에서는 이산 정현 변환과 H.264/AVC에서의 정수 여현 변환 중 최적의 변환을 율-왜곡 최적화 과정을 이용하여 선택적으로 사용하는 선택 변환을 제안한다. 제안하는 방법을 통해 H.264/AVC의 JM 10.2와 비교하여 상대적으로 높은 비트율에서 최대 0.71 dB의 BD-PSNR 향상을 얻을 수가 있었다.

• 한국정보처리학회논문지
• /
• 제1권1호
• /
• pp.81-91
• /
• 1994

벡터 양자화기를 이용하여 영상의 부호화기를 설계하는데 있어서 2차원 이산여현 변환(2D-Discrete Cosine Transform)에 근거한 DCT 맵(map)과 새로운 부호책(codebook) 설계로서 알고리듬을 제안한다. 영상을 작은 부블럭으로 나누고 2차원 이산여현변환 으로 대부분의 정보를 포함하는 부분, 즉 부호화하기 어려운 부분과 부호화하기 쉬운 적은 정보를 포함하는 영역으로 나누어 맵을 만들고 이 맵에 따라 영상의 중요한 특징 들을 2차원 이산여현변환으로 추출한다. 부호책은 트리 구조에 근거한 2진 트리로 두 영역을 따로 학습세트로 나눔으로서 만들어 진다. 2진 트리의 중간 노드에서 각 학 습 벡터는 그 노드에서의 문턱 값과 비교하여 두개의 아래 노드중 하나에 속하게 된다. 국제 표준화상인 Lenna와 Boat 영상에 대하여 본 알고리듬으로 영상을 부호화했을 때 PNN과 CVQ 알고리듬에 비하여 수행 시간을 줄이고, PNN 알고리듬보다는 각각 약0.45 dB과 0.33 dB만큼, CVQ 알고리듬보다 각각 약 0.05 dB과 0.1 dB만큼 더 좋은 영상의 화질을 얻을 수 있었다.

• 한국통신학회:학술대회논문집
• /
• 한국통신학회 1993년도 추계종합학술발표회 논문집
• /
• pp.395-399
• /
• 1993

• 대한전자공학회논문지SP
• /
• 제38권3호
• /
• pp.282-291
• /
• 2001

본 논문에서는 시스톨릭 어레이에 기반한 모양 적응적 이산 여현 변환(SADCT)의 효율적 VLSI 구조를 제안한다. 모양 적응적 이산 여현 변환은 이산 여현 변환과 달리 변환 크기가 각 블록에서의 객체의 모양에 따라 가변적이므로 기존의 시간 순환구조에서는 각 처리소자의 이용도와 처리속도가 모두 저하된다. 본 논문에서는 이러한 단점을 극복하기 위해 메모리를 필요로 하지 않는 시스톨릭 어레이에 기반한 구조를 제안한다. 제안된 구조에서는 1차원 SADCT를 연속적으로 수행함으로 처리속도를 향상시키고 첫 번째 열의 처리소자들을 마지막 열의 처리소자들과 연결하고, 입력 데이터는 각각의 재배열된 블록에서의 최대 데이터 크기에 따라 각 열에 병렬로 입력하여 처리소자의 이용도를 향상시켰다. 제안된 구조는 VHDL로 기술하고 MentorTM를 이용하여 기능검증을 수행하였다. 검증결과, 하드웨어 복잡도가 다소 증가하나, 처리속도는 기존의 방법에 비해 두 배정도 향상되었다.