• 정보보호학회지
• /
• 제28권3호
• /
• pp.18-25
• /
• 2018

최근 블록체인 기술을 응용한 가상화폐에 대한 관심이 높아지면서 자본금이 많지 않은 사람들도 블록체인 네트워크에 참여하기 시작했다. 가장 유명한 가상화폐인 비트코인이 채택한 PoW 방식은 고성능 하드웨어의 과열된 열풍을 불어왔고 PoS 방식은 기존 지분이 많은 참여자들이 많이 존재하여 소수의 자본금을 가진 신규 참여자들이 네트워크에 새로 참여하기 어려운 환경이다. 따라서 본 논문에서는 기존 블록체인 증명방식인 PoW, PoS 방식보다 네트워크 참여를 위한 자본금이 적고 신규로 참여하더라도 리스크가 적은 PoP(Proof-of-Probability) 방식을 소개한다. PoP 방식은 블록을 생성할 시 실제 암호화된 해쉬와 수많은 가짜 해쉬를 각 노드들이 정렬하여 진짜 해쉬를 복호화하여 찾은 노드가 블록을 생성하는 방식이다. 또한 1개의 해쉬를 복호화하여 검증받을 때 1분의 대기시간을 두어 과열된 컴퓨팅파워 경쟁을 제한한다. 지분(Stake)이 많을수록 블록을 생성할 확률은 높아지지만 이는 PoS 방식처럼 절대적이지 않다. 이 방식을 이용한다면 지분을 많이 가진 유효성 검증자(Validators)에 의한 집중화를 피하며 블록체인 네트워크에 참여하려는 진입장벽도 낮출 수 있을 것 이다.

• 한국항해항만학회:학술대회논문집
• /
• 한국항해항만학회 2014년도 춘계학술대회
• /
• pp.17-19
• /
• 2014

해양사고 발생 직후 2차적인 피해로의 확산을 방지하기 위한 조치로 사고선박을 안전한 장소로 이동하게 된다. 사고선박의 크기와 상태 그리고 해상조건을 고려하여 예선의 크기와 척수가 결정된다. 이 과정에서 사고선박의 선체저항을 계산하게 되는데, 기존의 이론식을 적용하여 계산하고 이에 대한 검증 단계로 예인실험을 실시하였다. 대상선박은 목포해양대학교 실습선 새유달호이며, 장력계, 외력 측정장치 등 실험장치는 실습선에 탑재하여 계측하였다. 실험장소는 목포해양대학교 인근 묘박지이며, 당시 풍속은 7m/s, 조류는 0.7m/s 전후이었으며, 횡방향 예인, 전방 2척 예인, 전 후방예인, 프로펠러고착, 예인속력의 변화 등 다양한 시나리오에 대하여 실험을 실시하였다. 장력의 계측은 예선의 예인삭을 사용하였으며, 실습선 선수미 비트에 장력계를 연결하여 측정하였고, 장력계의 최대측정 범위는 20톤을 사용하였다. 예인속력은 정지에서 3m/s까지 단계적으로 증가시키면서 해당 속력별 장력을 계측하여 속력증가에 따른 예인력을 확인하였다. 최종적으로 이론계산 결과와 실선실험 결과를 상호 비교하여 이론계산식의 유효성을 검증하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2004년도 하계학술대회 논문집 A
• /
• pp.319-321
• /
• 2004

전력선 통신은 최근 정보통신 기술의 급속한 발전과 더불어 많은 데이터 전송율을 요구하게 되었다. 한편, 기존의 사용하던 직교코드는 데이터 전송의 신뢰성은 높으나 준 직교코드를 사용했을 때보다 데이터 전송율은 낮다. 따라서 높은 데이터 전송율을 충족하기 위해 준 직교코드를 적용함으로서, 고속의 전력선통신을 가능하게 하고, 채널부호화를 통해 데이터의 신뢰성을 높인다. 또한, 본 논문에서는 전력선통신에 이용가능한 직교코드와 준 직교코드의 상관특성 및 비트오율특성을 비교해 봄으로서, 줄 직교코드의 유효성을 확인하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2013년도 춘계학술대회
• /
• pp.352-353
• /
• 2013

본 연구에서는 12bit 1MSps 연속 근사화 아날로그-디지털 변환기(Analog to Digital Converter : ADC)를 설계하였다. 설계된 아날로그-디지털 변환기는 0.18um 1Metal 6Poly CMOS 공정을 이용하였고, Cadence tool을 이용하여 시뮬레이션 및 레이아웃 하였다. 시뮬레이션 결과 1.8V의 공급전압에서 전력 소모는 6mW였고, 입력 신호의 주파수가 100kHz 일 때, SNDR은 69.53dB, 유효 비트수는 11.26bit의 결과를 보였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2001년도 추계종합학술대회
• /
• pp.671-674
• /
• 2001

본 논문에서는 직접확산방식 무선 LAN의 이기종간 간섭특성에 관하여 검토를 하였다. 그 결과 일대일의 통신을 하는 2종의 무선 LAN에 있어서 변조 파라미터의 다른 두 종류의 무선LAN을 D/U비가 15dB이상이 되도록 조합함으로써 전송효율 특성은 동일 시스템의 두조를 사용하는 것보다도 개선되는 것을 알았다. 또한, 이기종간 간섭모델을 상정하여 디지털 신호처리해석을 사용하여 무선 LAN의 이기종간 간섭특성에 대한 비트 에러율(BER) 및 전송효율 특성을 구했다. 계산결과는 측정 결과와 거의 일치하고 이기종간 간섭 환경에서의 일대일 통신에 있어서 전송효율 특성을 보다 명확히 하였다. 이상의 결과는 이기종간 간섭파에 있어서 무선 LAN의 통신 특성의 추정에 유효하다고 생각된다.

• 한국반도체및디스플레이장비학회:학술대회논문집
• /
• 한국반도체및디스플레이장비학회 2003년도 추계학술대회 발표 논문집
• /
• pp.50-53
• /
• 2003

본 연구에서는 AD 변환기, QEP(Quadrature Encoder Pulse Circuit)등 모터 제어에 필요한 주변 소자의 디지털 제어를 통해서 AC 서보 모터의 벡터 제어를[3] 구현하고 시간 지연에 의한 노이즈를 최소화하기 위해 저 전압형 DSP인 TMP320F2812를 이용하였다. TMP320F2812는 MOS 타입으로 8 depth pipeline을 가진 Harvard bus 를 채택해서 최대 150MIPS의 고속 처리 능력을 갖고 있으며 12 비트의 AD 변환기 QEP 회로와 공간 전압 벡터 PWM을 발생시킬 수 있는 기능을 가진 모터 제어용 원칩 DSP이다 모터 제어에 필요한 주변 회로들을 내장한 DSP는 하드웨어적인 구성을 간소화시키고 이로 인한 비용 절감을 얻을 수 있다. 간단한 구조로 고속 연산을 하기 위해 TMP320F2812는 고정 소수점 연산 처리 방식[6]을 사용하게 되었다. 고정 소수점 연산 처리로 인한 오차는 각 변수에 대한 스케일링을 통해 유효 자리를 확보 하는 방법을 사용하였다.

• 한국반도체및디스플레이장비학회:학술대회논문집
• /
• 한국반도체및디스플레이장비학회 2003년도 춘계학술대회 발표 논문집
• /
• pp.8-11
• /
• 2003

본 연구는 AC서보 모터의 벡터 제어를 구현하는데 있어 디지털 제어에 의한 시간 지연 및 Af) 변환기, QEP(Quadrature Encoder Pulse Circuit)등 주변 소자의 시간 지연에 의한 노이즈를 최소화하지 위하여 고성능 저 전압형 DSP인 TMX320F2812를 사용하였다. TMX320F2812는 150MIPS의 빠른 연산 속도와 12비트의 AD 컨버터, QEP회로는 물론 공간 전압 벡터 PWM을 발생시킬 수 있는 기능을 가진 모터 제어용 원친 DSP이다. 이와 같이 주변 회로들을 내장한 고성능 DSP의 사용은 모터 제어부의 하드웨어적인 구성을 간소화 시키고 이로 인한 비용 절감을 얻을 수 있다. 또한 전류 샘플을 위한 필터 부분을 디지털 필터화 하여 전류 샘플링 노이즈를 제거하였고, 옵셋 전압을 이용한 SVPWM을 구현하여 연산 시간을 대폭 단축 하였다. TMX320F2812의 단점인 고정 소수점 연산에 대해서는 각 변수에 대한 스케일링을 통해 유효 자리를 확보하였다.

• 대한전자공학회논문지SD
• /
• 제46권12호
• /
• pp.50-57
• /
• 2009

본 논문에서는 H.264/AVC 영상 압축 기술에서 영상데이터의 통계적 중복성을 제거하기 위한 CAVLC의 하드웨어 복호기 구조를 제안한다. 기존의 CAVLC 하드웨어 복호기는 4단계에 걸쳐 5가지 코드를 복호한다. 복호과정에서 각 단계 전환시 불필요한 유휴 사이클이 포함되어 복호기의 성능을 저하시키고 또한 가변길이의 코드 복호과정 중 유효비트길이 계산 과정에서도 불필요한 유휴 사이클을 포함한다. 본 논문에서는 이러한 유휴 사이클을 효과적으로 제거하기 위한 하드웨어 구조를 제안한다. 첫 번째로 복호된 코드를 저장하는 불필요한 버퍼를 제거하여 파이프라인 구조를 효율적으로 개선하고 두 번째로 유효비트길이를 계산하는 과정에서 연산 및 제어를 단순화하는 쉬프터 구조를 제안한다. 제안된 방법을 적용한 결과 하나의 매크로 블록을 처리하는데 평균적으로 89사이클만을 소모한다. 기존 방식에 비하여 29% 가량 성능이 향상됨을 확인하였다. 제안된 구조를 0.18um CMOS 공정을 적용하여 합성하였을 경우 최대 동작 주파수는 140Mhz이며 게이트 크기는 11.5K이다. 기존 방식에 비해 사이클 수는 적게 소모하면서도 적은 회로 사이즈를 구현하여 저전력 동작이 가능하다.

• 한국정보통신학회논문지
• /
• 제19권8호
• /
• pp.1785-1796
• /
• 2015

본 논문에서는 각 단말에 2개 이상의 안테나의 간섭 정렬을 이용한 X채널에서 직교 및 준직교 시공간 블록 부호를 통하여 더 높은 다이버시티와 전력 이득을 달성하고자 했다. 제안한 방법으로 다이버시티 차수는 직교 시공간 블록 부호에서 최대에 도달한 반면, 준직교 시공간 블록 부호에서는 유효 채널 행렬의 비 직교성에 의해 약간의 성능 저하가 나타났다. 수신기의 유효 채널 행렬에서의 유리한 구조에 의해 단순 제로 포싱 수신기는 최대 다이버시티 차수를 달성하는 반면, 간섭 제거 수신기는 성능이 저하되었다. 기존의 방법과 비교했을 때, 시뮬레이션 결과는 제안된 방법이 같은 스펙트럼 효율을 얻으면서, 3-4개의 안테나의 각 단의 직교 시공간 블록 부호의 경우 각각 목표 비트 에러율 10^-4에서 14dB와 16.5bB의 이득을 얻는 것을 증명하였다. 또한 4개의 안테나의 각 단의 준직교 시공간 블록 부호의 경우 같은 목표 비트 에러율에서 10dB의 이득을 얻었다.

• 전자공학회논문지CI
• /
• 제43권6호
• /
• pp.60-70
• /
• 2006

유비쿼터스 환경에서의 비디오 적응 변환을 위하여 현재 MPEG-4 AVC/SE SVC에서는 공간적, 시간적, 품질적 스케일러빌리티를 지원하고 있다. 이러한 스케일러빌리티의 변환은 가변적인 대역폭을 가지는 네트워크 특성에 따라 실시간으로 이루어져야 한다. 그러나 현재의 SVC에서는 품질적 스케일러빌리티에 대해서는 실시간으로 스케일러빌리티를 변환할 수 잇지만 공간적, 시간적 스케일러빌리티에 대해서는 이를 제대로 지원할 수 없다. 이에 본 논문에서는 이와 관련된 문제점들을 자세히 알아보고 이를 해결하기 위한 방법을 제안한다. 부호시에는 주기적으로 IDR NAL을 삽입하였다. 추출시에는 실시간 추출에 필요한 정보들을 미리 분석한 후 실제 추출시에 활용하여 실시간 추출을 가능하도록 하였다. 마지막으로 복호시에는 실시간 스케일러빌리티를 지원할 수 있는 프로세스를 정의하였다. 이를 JSVM4.0에 구현하였고 주어진 네트워크 대역폭에 스케일러빌리티를 통하여 적응된 비트스트림의 비트레이트, PSNR, 스케일러빌리티를 측정하여 제안된 방법의 유효성을 검증하였다.