• 한국수학교육학회지시리즈A:수학교육
• /
• 제58권2호
• /
• pp.319-335
• /
• 2019

이 논문에서는 초등학교 교과서에서의 가분성(divisibility) 개념을 중심으로, 개념적 사고의 과정을 그대로 Python 언어로 코딩하고 Computational Thinking (이하, CT) 중 하나인 자동화에 따른 계산의 효율성을 고찰하였다. 이로부터 얻을 수 있는 교육적 시사점은 다음과 같다. 수학적인 개념적 사고를 CT의 관점에서 생각해 보고, 또한 역으로 컴퓨터 과학에서 중시하고 있는 CT에서 수학적 개념을 추출해 볼 수 있는 쌍방향의 활동이 수학 중심의 코딩교육에서 필요하다.

• 한국인터넷방송통신학회논문지
• /
• 제11권2호
• /
• pp.107-112
• /
• 2011

$n=pq$인 합성수 을 크기가 비슷한 p와 q로 소인수분해하는 것은 매우 어려운 문제이다. 대부분의 소인수분해 알고리즘은 $a^2{\equiv}b^2$ (mod $n$)인 제곱 합동이 되는 ($a,b$)를 소수의 곱 (인자 기준, factor base, B)으로 찾아 $a^2-b^2=(a-b)(a+b)$ 공식에 의거 유클리드의 최대공약수 공식을 적용하여 $p=GCD(a-b,n)$, $q=GCD(a+b,n)$으로 구한다. 여기서 ($a,b$)를 얼마나 빨리 찾는가에 알고리즘들의 차이가 있으며, B를 결정하는 어려움이 있다. 본 논문은 좀 더 효율적인 알고리즘을 제안한다. 제안된 알고리즘에서는 $n+1$을 3자리 소수까지 소인수분해하여 B를 추출하고 B의 조합 $f$를 결정한다. 다음으로, $a=fxy$가 되는 값을 $\sqrt{n}$ < $a$ < $\sqrt{2n}$ 범위에서 구하여 $n-2$의 소인수분해로 $x$를 얻고, $y=\frac{a}{fx}$, $y_1$={1,3,7,9}을 구한다. 제안된 알고리즘을 몇 가지 사례에 적용한 결과 $\sqrt{n}$ < $a$를 순차적으로 찾는 기존의 페르마 알고리즘에 비해 수행 속도를 현격히 단축시키는 효과를 얻었다.

• 한국산학기술학회논문지
• /
• 제11권6호
• /
• pp.2207-2213
• /
• 2010

본 논문에서는 FSM(finite-state machine)을 이용하여 차수 계산(degree computation)을 하지 않고 수정된 유클리드 알고리즘(modified Euclidean algorithm)을 구현할 수 있는 구조를 제안한다. 제안된 구조는 차수계산이 필요없기 때문에 RS(Reed-Solomon) 복호기의 하드웨어 복잡도를 줄일 수 있고, 고속의 복호기 설계가 가능하게 된다. 제안된 구조를 이용하는 RS(255,239) 복호기를 Verilog HDL로 구현하였고, 기존의 복호기에 비해 게이트 수를 약 13%정도 줄일 수 있다.

• 한국통신학회논문지
• /
• 제31권10A호
• /
• pp.988-995
• /
• 2006

본 논문에서는 방위각과 고각을 동시에 탐지하는 2차원 멀티베이스라인 센서 배열 설계에서 DOA(Direction Of Arrival) 정확도를 유지하면서 센서 안테나수를 최소화하기 위해 위상차 공간에서 유클리드 최소 거리함수를 이용한 논하모닉 배열 구조 설계 메소드를 제안한다. 제안된 메소드는 기존 메소드와 달리 최소 이격 거리비가 반파장 이상인 경우에도 적용 가능할뿐더러 임의 배열구조에서도 적용이 가능한 장점을 갖는다. 다중신호 입사조건에서 초분해능 알고리즘을 적용한 모의 실험을 통해 설계 접근성의 효율성을 제시하였다. 또한 제안된 메소드를 적용하여 2차원 비대칭 배열 안테나를 설계하였고, 제작된 배열 안테나를 이용한 실험 결과를 통해 그 성능을 확인하였다.

• 대한전자공학회논문지TC
• /
• 제41권9호
• /
• pp.39-45
• /
• 2004

순차적인 관찰값을 바탕으로 하고 신호검출에 소요되는 시간이 고정된 신호검출기의 제작에 관한 방법을 제안하며 이는 하드웨어의 복잡도를 감소시키는 장점이 있다. 제안된 방법은 Voronoi 다이어그램과 Delaunay 분할을 사용한다. 제안된 신호검출기 제작은 또한 고정 지연 트리 검색 검출 (FDTS) 방법에 기반을 둔다. FDTS 는 효율적인 순차적 신호검출 알고리즘이며 심볼간 간섭이 존재하는 채널에서 결정 궤환 등화기법 (DFE)과 결합하여 최적화에 근접한 성능을 보인다. 이러한 접근방법에서는 Voronoi 다이어그램 혹은 등가적으로 Delaunay 분할에 포함된 정보를 활용하여 다차원 유클리드 공간에서의 상대적인 관찰값의 위치를 계산하며 이러한 방법이 효율적인 계산을 유도하는 신호검출기의 제작에 이용된다.

• 한국컴퓨터정보학회:학술대회논문집
• /
• 한국컴퓨터정보학회 2019년도 제59차 동계학술대회논문집 27권1호
• /
• pp.29-30
• /
• 2019

본 논문에서는 다중 컨트롤러가 존재하는 분산 SDN 환경에서 과도한 제어 메시지로 인한 과부하된 컨트롤러의 부하를 줄이기 위하여 이주할 스위치를 K-means 군집화와 Harmony Search(HS)를 기반으로 선정 하는 기법을 제안하였다. 기존에 HS를 이용하여 이주할 스위치를 선택하는 기법이 제시되었으나, 시간 소모에 비하여 정확도가 부족한 단점이 있다. 또한 Harmony Memory(HM) 구축을 위해 메모리 소모 또한 크다. 이를 해결하기 위하여 본 논문에서는 유클리드 거리를 기반으로 하는 K-means 군집화를 이용하여 이주할 스위치를 골라내어 HM의 크기를 줄이고 이주 효율을 향상 시킨다.

• 한국인터넷방송통신학회논문지
• /
• 제11권4호
• /
• pp.157-164
• /
• 2011

$n=pq$인 합성수 $n$을 $p$와 $q$로 소인수분해하는 것은 매우 어려운 문제이다. 대부분의 소인수분해 알고리즘은 $a^2{\equiv}b^2$ (mode $n$)인 제곱 합동이 되는 ($a,b$)를 찾아 $a^2-b^2=(a-b)(a+b)$ 공식에 의거 유클리드의 최대공약수 공식을 적용하여 $p=GCD(a-b,n)$, $q=GCD(a+b,n)$으로 구한다. 여기서 ($a,b$)를 얼마나 빨리 찾는가에 알고리즘들의 차이가 있다. 제곱합동의 기초가 되는 페르마 알고리즘은 $a^2-b^2=n$을 찾는다. 본 논문은 $a^2-b^2=kn$, ($k=1,2,{\cdots}$)를 찾는 방법을 제안하였다. 제안된 방법에서 $b$는 5의 배수로 $b_1=0$ 또는 5가 반드시 한 개는 존재한다고 가정한다. 첫 번째로, $n_2n_1$에 대해 $b_1=0$와 $b_1=5$을 만족하는 $kn$을 구하여 $k$를 결정한다. 두 번째로, $a^2-b^2=kn$이 되는 $a_2a_1$을 결정한다. 세 번째로, $kn$ < $a^2$ < $(k+1)n$ 범위에 속하는 $\sqrt{kn}$ < $a$ < $\sqrt{(k+1)n}$의 범위를 결정하여 $a_2a_1$ 값들에 대해 $a^2-b^2=kn$으로 ($a,b$)를 구한다. 제안된 알고리즘을 몇 가지 사례에 적용한 결과 페르마 알고리즘에 비해 수행 속도를 현격히 단축시키는 효과를 얻었다.

• 대한전자공학회논문지SD
• /
• 제40권6호
• /
• pp.459-468
• /
• 2003

본 논문에서는 차수 연산이 필요 없는 새로운 DCME 알고리즘 (Degree Computationless Modified Euclid´s Algorithm)을 사용한 저비용 고속 RS (Reed-Solomon) 복호기를 제안한다. 제안하는 구조는 차수 연산 및 비교 회로가 필요 없어 기존 수정 유클리드 구조들에 비해 매우 낮은 하드웨어 복잡도를 갖는다. 시스톨릭 에레이 (systolic array)를 이용한 제안하는 구조는 키 방정식 (key equation) 연산을 위해서 초기 지연 없이 2t 클록 사이클만을 필요로 한다. 또한, 3t＋2개의 기본 셀 (basic cell)을 사용하는 DCME 구조는 오직 하나의 PE (processing element)를 사용하므로 규칙성 (regularity) 및 비례성(scalability)을 갖는다. 0.25㎛ Faraday 라이브러리를 사용하여 논리합성을 수행한 RS 복호기는 200㎒의 동작 주파수 및 1.6Gbps의 데이터 처리 속도를 갖는다. (255, 239, 8) RS 코드 복호를 수행하는 DCME 구조와 전체 RS 복호기의 게이트 수는 각각 21,760개와 42,213개이다. 제안하는 RS 복호기는 기존 RS 복호기들에 비해 23%의 게이트 수 절감 및 전체 지연 시간의 10%가 향상되었다.

• 방송공학회논문지
• /
• 제8권1호
• /
• pp.37-44
• /
• 2003

신호를 원하는 해상도의 신호로 다시 샘플링하기 위해 일반적으로 쓰이는 방법은 원래의 영상을 연속된 모델로 나타낸 후 이를 원하는 해상도의 신호로 다시 샘플링하는 것이다. 이산 신호를 연속 신호로 바꿀 때 이용하게 될 B-spline 함수는 다른 기저함수에 비해 진동하는 성향이 적고 적은 계수로 표현이 가능하다. 디지털 신호를 B-spline 모델로 표현하고 이 spline 신호를 새로운 해상도로 다시 샘플링하게 되면 B- spline에 기반한 비정규 리사이징이 된다. 이때 해상도는 공간에 따라 변하는 변환함수에 의해 결정하게 된다. 이 방법은 구현하기 좋지만 정보를 손실하는 약점이 있으므로 이를 극복한 최적 비정규 알고리즘을 제안한다. 최적의 비정규적인 수식 유도를 위해, 다시 샘플링된 신호는 변환 함수로 결정된 shift varying spline의 조합으로 나타내게 된다. 원래의 영상에 가장 가까운 함수를 선택함으로써 이 함수는 일반화될 수 있다.

• 한국통신학회논문지
• /
• 제28권2A호
• /
• pp.80-85
• /
• 2003

본 논문에서는 GF(2m) 상에서의 ECC 암호화 알고리즘을 지원하기 위한 GFAU(Galois Field Arithmetic Unit)의 구조를 제안한다. GFAU는 GF(2m)상에서의 덧셈, 곱셈, 나눗셈을 수행하며 동시에 두 개의 덧셈이나 두 개의 곱셈, 또는 하나의 덧셈과 하나의 곱셈을 동시에 처리할 수 있는 능력을 가지고 있다. 기본 구조는 변형된 유클리드 알고리즘의 나눗셈기를 기반으로 제안되었으며, 이 기본구조에 곱셈기 및 덧셈기의 기능을 추가하여 제어부와 함께 구현되었다. GF(2193)을 위한 GFAU는 Verilog-HDL를 이용하여 하향식설계방식으로 구현되었고 C-언어로 작성된 사이클 단위 시뮬레이터를 이용하여 개선되고 검증되었다. 검증된 모델은 삼성 0.35um, 3.3V CMOS 표준 셀 라이브러리로 합성되었으며 최악조건 3.0V, 85$^{\circ}C$ 에서 104.7MHz의 주파수에서 동작하며, 전체 게이트 수는 약 25,889이다.