• Korean Journal of Materials Research
• /
• v.15 no.3
• /
• pp.183-188
• /
• 2005

It was studied in this article how the flexural strength of bare silicon chips is influenced by adopting dual wafer back-lapping process. The experimental results showed that an additional finishing process after the conventional grinding process improves the flexural strength of bare chips by more than 2-fold. In particular, this work showed that the proper removal of the grinding marks$(Ra=0.1\;{\mu}m)$existing on the wafer back-surface resulting from the grinding process significantly contiributes to the enhancement of chip strength.

• ETRI Journal
• /
• v.13 no.2
• /
• pp.91-98
• /
• 1991

저에너지 광이온선 (broad ion beam) 을 이용한 건식식각과 박막증착에 있어서 이온선 및 증착의 조건들에 따른 영향을 살펴보았다. 저에너지 광이온선은 화합물반도체 공정 및 고융점금속의 증착, optical coating, cosputter 에 의한 초전도물질합성 등 사용범위가 넓다. 단일이온선증착과 cosputter 의 경우에 근사수식과 실험치로서 증착비 및 막의 균일도를 최적화하는 target, 웨이퍼, 이온원 사이의 기계적 설계에 대해 고찰하였다. 저에너지 이온선의 이온과 target 원자 그리고 스퍼터된 이온과 시편원자와의 물리적, 화학적 반응기구는 반응성 이온과 보조 이온선 등의 다양한 기술에 응용될 수 있을 것으로 기대된다.

• ETRI Journal
• /
• v.11 no.4
• /
• pp.50-56
• /
• 1989

초고집적 반도체 제조에 널리 쓰이고 있는 티타늄 실리사이드 박막의 형성 조건에 따른 특성을 분석하였다. 실리콘 웨이퍼 위에 티타늄 박막을 스퍼터링 방식으로 증착하고, 급속 열처리(RTA) 방식으로 실리사이드화 온도 및 시간을 변화시켰다. 박막의 깊이에 따른 조성변화를 측정하기 위하여 AES 및 RBS 분석을, 결정구조의 분석을 위하여 XRD를, 전기적 특성을 평가하기 위하여 4-point probe로 면저항($R_s$)을측정하였다. 열처러 온도가 $500^{\circ}C$에서 부터 티타늄과 실리콘의 혼합이 일어나기 시작하여, $600~700^{\circ}C$에서는 거의 대부분의 티타늄이 2배 정도의 실리콘과 $Tisi_2$ 형성에 필요한 조성을 이루었으나, 반도체 공정에서 목표로 하는 전기전도성을 가지는 C54 $Tisi_2$ 결정구조를 형성하기 위해서는 $700^{\circ}C$이상에서 30초 이상의 열처리 조건이 필요하였다. 특히 열처리전에 이입되기 쉬운 산소 및 질소 등이 티타늄과 실리콘의 혼합과 실리사이드 결정화에 중요한 영향을 미치며, 이를 방지하기 위하여 티타늄 표면을 비정질 실리콘으로 덮은 경우에 C54 $Tisi_2$의 형성이 쉽게 이루어지는 효과가 관찰되었다.

• Journal of the Korea Society for Simulation
• /
• v.21 no.2
• /
• pp.41-50
• /
• 2012

In this study we first explain details of the semiconductor manufacturing processes and cluster tools. Then we discuss the problems in current fab layout and cluster tool architecture. As a solution to these problems, we propose the ILE (In-Line EFEM) architecture in which wafer movements are conducted through interconnected EFEMs (Equipment Front End Modules) instead of AMHS (Automated Material Handling System). Then we model the pilot ILE system using discrete event simulation and analyze the cycle time. Finally we compare three different scenarios of equipment layout in the ILE system in terms of cycle time.

• Journal of Korean Institute of Industrial Engineers
• /
• v.41 no.6
• /
• pp.572-578
• /
• 2015

Yield prediction is one of the most important issues in semiconductor manufacturing. Especially, for a fast-changing environment of the semiconductor industry, accurate and reliable prediction techniques are required. In this study, we propose a prediction model to predict wafer yield based on virtual metrology process parameters in semiconductor manufacturing. The proposed prediction model addresses imbalance problems frequently encountered in semiconductor processes so as to construct reliable prediction model. The effectiveness and applicability of the proposed procedure was demonstrated through a real data from a leading semiconductor industry in South Korea.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.474-474
• /
• 2014

Boron-rich Layer (BRL) 는 결정질 실리콘 태양전지를 제작하는 과정 중 보론 확산 공정 시 형성된다. 본 연구에서는, n-type 실리콘 태양전지에서 BRL의 구조적, 광학적, 전기적 특성을 조사하였다. 보론 에미터는 튜브 형식의 열처리 로에서 $950^{\circ}C$의 온도 하에서 BBr3 액상 소스를 이용하여 형성하였다. BRL은 비정질 상을 보였고, $1023atoms/cm^3$이 넘는 보론 농도를 나타내었다. BRL은 보론, 실리콘, 산소로 구성되었고, 산소는 비정질 상 형성의 원인으로 추정되고 있다. BRL은 1.5~2.0의 굴절률을 나타내었고, $0.8m{\Omega}{\cdot}cm^2$의 접촉 저항을 보였다.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.4 no.4
• /
• pp.361-365
• /
• 2003

A unipolar-type E-chuck was fabricated for the application of holding silicon wafers in the oxide etcher. For the fabrication of the unipolar ESC, core technologies such as coating of polyimide films and anodizing treatment of aluminum surface were developed. The polyimide films were prepared on thin coated copper substrates to minimize the plasma damage during the etch processing. Thin film heater technology was also developed for new type of E-chuck.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2009.05a
• /
• pp.160-161
• /
• 2009

마이크로웨이브 플라즈마 화학기상증착(MPCVD) 시스템을 이용하여 실리콘 웨이퍼 위에 나노결정질 다이아몬드 박막을 증착하였다. 공정압력, 마이크로웨이브 전력, Ar/$CH_4$ 조성비를 일정하게 놓고 기판온도를 $400^{\circ}C$ 및 $600^{\circ}C$, 증착시간을 0.5, 1, 4시간으로 변화시켜 박막의 성장 과정을 관찰하였다. 성장 초기에 약 30 nm 크기의 나노 결정립으로 이루어진 구형 입자가 형성되어 시간의 경과에 따라 입자들이 성장하고 4시간 이후에는 입자들이 서로 붙어 완전한 박막을 형성함을 관찰하였다. 같은 증착시간에서 기판온도가 $400^{\circ}C$에서 $600^{\circ}C$로 증가함에 따라 다이아몬드 입자의 크기가 증가하였다. 시간의 경과에 따라 기판 위에서 입자들이 차지하는 면적의 비율은 증가하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.208-208
• /
• 2012

알루미늄이 도핑된 p+후면 에미터 구조를 갖는 n-type 결정질 실리콘 태양전지를 제작하였다. 기판으로는 n-type Cz 실리콘 웨이퍼가 사용되었으며 크기, 두께 및 비저항은 각각 6"x 6", $200{\mu}m$, $3{\sim}5{\Omega}cm$이었다. 실험을 통하여 에너지 변환 효율 17.5%를 얻었다. 모든 공정은 p-type 실리콘 상용 태양전지 제작에 쓰이는 것과 동일하게 적용하였다. 또한 PC1D 시뮬레이션을 통하여 전면 전계의 두께 및 피크 농도, 기판의 소수 운송자 수명, 후면 에미터의 도핑 농도, 실리콘 기판의 두께를 변수로 하여 후면 에미터 구조의 n-type 실리콘 태양전지의 최적화 작업을 실시하였다.

• Journal of Sensor Science and Technology
• /
• v.8 no.6
• /
• pp.481-486
• /
• 1999

Alumina electrostatic chucks for silicon wafer process with wide range of electrical resistivity were fabricated by controlling the amount of $TiO_2$ addition(0, 1.3, 2.0, 2.8 wt%). The dependence of electrostatic force on applied voltage, temperature and humidity was investigated. In addition, response characteristics on applied voltage and relationship between electrical resistivity and electrostatic force characteristics such as Coulomb force and Johnsen-Rahbeck force were discussed.