• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.08a
• /
• pp.346-346
• /
• 2011

실리콘 나노와이어는 높은 표면적으로 인해 뛰어난 감지 능력을 가지는 재료 중 하나로 다양한 센서 응용 분야에 사용되고 있다. 이를 제작하는 방법에는 Micro Electro Mechanical Systems (MEMS) 공정을 이용한 Top-down 방식과 Vapor-Liquid-Solid (VLS) 공정을 이용한 Bottom-up 방식이 널리 사용되고 있다. 특히 Plasma-Enhanced Chemical Vapor Deposition(PECVD)와 Au 촉매를 이용한 Bottom-up 방식은 수십 나노미터 이하의 실리콘 나노와이어를 간단한 변수 조절을 통해 성장시킬 수 있다. 또한 Au/Si의 공융점인 363$^{\circ}C$보다 낮은 온도에서 $SiH_4$를 분해시킬 수 있어 열적 효과로 인한 손실을 줄일 수 있는 장점을 지니고 있다. 하지만 PECVD를 이용한 실리콘 나노와이어 성장은 VLS 공정을 통해 표면으로부터 수직으로 성장하게 되는데 이는 센서 응용을 위한 전극 사이의 수평 연결 어려움을 지니고 있다. 따라서 이를 피하기 위한 표면 성장된 실리콘 나노와이어가 요구된다. 본 연구에서는 PECVD VLS 공정을 이용하여 $HAuCl_4$를 촉매로 이용한 표면 성장된 Tree-like 실리콘 나노와이어를 성장시켰다. 공정가스로는 $SiH_4$와 이를 분해시키기 위해 Ar 플라즈마를 사용 하였고 웨이퍼 표면에 HAuCl4를 분사하고 고진공 상태에서 챔버 기판을 370$^{\circ}C$까지 가열한 후 플라즈마 파워(W) 및 공정 압력(mTorr)을 변수로 두어 실험을 진행하였다. 기존의 보고된 연구와 달리 환원된 금 입자 대신 $HAuCl_4$용액을 그대로 사용하였는데 이는 표면 조도(Surface roughness)를 가지는 Au 박막 상태로 존재하게 된다. 이 중 마루(Asperite) 부분에 PECVD로부터 발생된 실리콘 나노 입자가 상대적으로 높은 확률로 흡착하게 되어 실리콘 나노와이어의 표면성장을 유도하게 된다. 성장된 실리콘 나노와이어는 SEM과 EDS를 이용하여 직경, 길이 및 화학적 성분을 측정하였다. 직경은 약 100 nm, 길이는 약 10 ${\mu}m$ 정도로 나타났으며 Tree-like 실리콘 나노와이어가 성장되었다. 향후 전극이 형성된 기판위에 이를 직접 성장시킴으로써 이 물질의 I-V 특성을 파악 할 것이며 이는 센서 응용 분야에 도움이 될 것으로 기대된다.

• Journal of the Korea Society for Simulation
• /
• v.18 no.4
• /
• pp.219-225
• /
• 2009

The primary purpose of this study is to build computer models referring overall flow of complex and various semiconductor wafer manufacturing process and to implement a educational model which operates with a presentation tool showing device design. It is important that Korean semiconductor industries secure high competitive power on efficient manufacturing management and to develop technology continuously. Models representing the FAB processes and the functions of each process are developed for Seoul National University Semiconductor Research Center. However, it is expected that the models are effective as visually educational tools in Korean semiconductor industries. In addition, it is anticipated that these models are useful for semiconductor process courses in academia. Scalability and flexibility allow semiconductor manufacturers to customize the models and perform simulation education. Subsequently, manufacturers save budget.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.08a
• /
• pp.81-81
• /
• 2013

반도체, LCD, MEMs 등 미세 전자소자의 제작과 깊은 관련이 있는 IT 산업은 자동차 산업과 함께 세계 경제를 이끌고 있는 핵심 산업이며, 그 발전 가능성이 크다고 할 수 있다. 이 중 반도체, LCD 공정 기술에 관해서 대한민국은 세계를 선도하여 시장을 이끌어 나가고 있는 실정이다. 이들의 공정기술은 주로 높은 수율(yield)을 기반으로 한 대량 생산 기술에 초점이 맞추어져 있기 때문에, 현재와 같은 첨예한 가격 경쟁력이 요구되는 시대에서 공정 기술 개발을 통해 수율을 최대한으로 이끌어 내는 것이 현재 반도체를 비롯한 미세소자 산업이 직면하고 있는 하나의 중대한 과제라 할 수 있다. 특히 반도체공정에 있어 발전을 거듭하여 현재 20 nm 수준의 선폭을 갖는 소자들의 양산이 계획 있는데 이와 같은 나노미터급 선폭을 갖는 소자 양산과 관련된 CD (critical dimension)의 감소는 공차의 감소를 유발시키고 있으며, 패널의 양산에 있어서 생산 효율 증가를 위한 기판 크기의 대형화가 이루어지고 있다. 또한, 소자의 집적도를 높이기 위하여 높은 종횡비(aspect ratio)를 요구하는 공정이 일반화됨에 따라 단일 웨이퍼 내에서의 공정의 균일도(With in wafer uniformity, WIWU) 및 공정이 진행되는 시간에 따른 균일도(Wafer to wafer uniformity)의 변화 양상에 대한 파악을 통한 공정 진단에 대한 요구가 급증하고 있는 현실이다. 반도체 및 LCD 공정에 있어서 공정 균일도의 감시 및 향상을 위하여 박막, 증착, 식각의 주요 공정에 널리 사용되고 있는 플라즈마의 균일도(uniformity)를 파악하고 실시간으로 감시하는 것이 반드시 필요하며, 플라즈마의 균일도를 파악한다는 것은 플라즈마의 기판 상의 공간적 분포(radial direction)를 확인하여 보는 것을 의미한다. 현재까지 플라즈마의 공간적 분포를 진단하는 대표적인 방법으로는 랭뮤어 탐침(Langmuir Probe), 레이저 유도 형광법(Laser Induced Fluorescence, LIF) 그리고 광섬유를 이용한 발광분광법(Optical Emission Spectroscopy, OES)등이 있으나 랭뮤어 탐침은 플라즈마 본연의 상태에서 섭동(pertubation) 현상에 의한 교란, 이온에너지 측정의 한계로 인하여 공정의 실시간 감시에 적합하지 않으며, 레이저 유도 형광법은 측정 물질의 제한성 때문에 플라즈마 내부에 존재하는 다양한 종의 거동을 살필 수 없다는 단점 및 장치의 설치와 정렬(alignment)이 상대적으로 어려워 산업 현장에서 사용하기에 한계가 있다. 본 연구에서는 최소 50 cm에서 최대 400 cm까지 플라즈마 내 측정 거리에서 최대 20 mm 공간 분해가 가능한 광 수광 시스템 및 플라즈마 공정에서의 라디칼의 상태 변화를 분광학적 비접촉 방법으로 계측할 수 있는 발광 분광 분석기를 접목하여 플라즈마 챔버 내의 라디칼 공간 분포를 계측할 수 있는 진단 센서를 고안하고 이를 실 공정에 적용하여 보았다. 플라즈마 증착 및 식각 공정에서 형성된 박막의 두께 및 식각률과 공간 분해발광 분석법을 통하여 계측된 결과와의 매우 높은 상관관계를 확인하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.212-212
• /
• 2016

2차원 탄소나노재료인 그래핀은 우수한 물성으로 인하여 광범위한 분야로 응용이 가능할 것으로 예상되어 많은 주목을 받아왔다. 이러한 그래핀의 응용가능성을 실현시키기 위해서는 보다 손쉽고 신뢰할 수 있는 합성방법의 개발이 필요한 실정이다. 그래핀의 합성 방법들로 흑연을 물리적 및 화학적으로 박리하거나, 특정 결정표면 위에 방향성 성장의 흑연화를 통한 합성, 그리고 열화학기상증착법(Thermal chemical vapor deposition; T-CVD) 등의 합성방법들이 제기되었다. 이중 T-CVD법은 대면적으로 두께의 균일성이 높은 그래핀을 합성하기 위한 가장 적합한 방법으로 알려져 있다. 그러나 일반적으로 T-CVD공정은 원료 가스인 탄화수소가스를 효율적으로 분해하기 위하여 $1000^{\circ}C$부근의 온공정이 요구되며, 이는 산업적인 응용의 측면에서 그래핀의 접근성을 제한한다. 따라서 대면적으로 고품질의 그래핀을 저온합성 할 수 있는 공정의 개발은 필수적이다. 본 연구에서는, 플라즈마를 이용하여 원료가스를 효율적으로 분해함으로써 그래핀의 저온합성을 도모하였다. 퀄츠 튜브로 구성된 수평형 합성장치는 플라즈마 방전영역과 T-CVD 영역으로 구분되며, 방전되는 유도결합 플라즈마는 원료가스를 효율적으로 분해하는 역할을 한다. 합성을 위한 기판과 원료가스로는 각각 전자빔 증착법을 통하여 300nm 두께의 니켈 박막이 증착된 실리콘 웨이퍼와 메탄가스를 이용하였다. 저온합성공정의 변수로는 인가전력과 합성시간으로 설정하였으며, 공정변수의 영향을 확인함으로써 그래핀의 저온합성 메커니즘을 고찰하였다. 연구결과, 인가전력이 증가되고 합성시간이 길어짐에 따라 원료가스의 분해효율과 공급되는 탄소원자의 반응시간이 보장되어 그래핀의 합성온도가 저하가능함을 확인하였으며, $400^{\circ}C$에서 다층 그래핀이 합성됨을 확인하였다. 또한 플라즈마 변수의 보다 정밀한 제어를 통해 합성온도의 저온화와 그래핀의 결정성 향상이 가능할 것으로 예상된다.

• Journal of the Microelectronics and Packaging Society
• /
• v.25 no.2
• /
• pp.49-53
• /
• 2018

Recently, technologies for integrating various devices such as a flexible device, a transparent device, and a MEMS device have been developed. The key processes of heterogeneous device manufacturing technology are chip or wafer-level bonding process, substrate grinding process, and thin substrate handling process. In this study, the effect of Si substrate grinding process on the electrical properties of tin oxide thin films applied as transparent thin film transistor or flexible electrode material was investigated. As the Si substrate thickness became thinner, the Si d-spacing decreased and strains occurred in the Si lattice. Also, as the Si substrate thickness became thinner, the electric conductivity of tin oxide thin film decreased due to the lower carrier concentration. In the case of the thinner tin oxide thin film, the electrical conductivity was lower than that of the thicker tin oxide thin film and did not change much by the thickness of Si substrate.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2009.06a
• /
• pp.56-56
• /
• 2009

반도체 device가 점점 고집적화, 다층화 되면서 막질의 평탄화를 위한 CMP (chemical mechanical planarization) 공정은 반도체 제작 공정에서 필수 요건이 되었다. 특히 pad conditioning은 CMP 공정 중, 막질의 제거율과 균일도를 유지시키기 위한 중요한 공정이다. 하지만, conditioner를 장시간 사용할 경우 slurry residue와 같은 잔류 오염물질들이 conditioner의 표면의 오염을 유발할 수 있고 이로 인해 conditioner의 수명이 단축되거나 웨이퍼 표면에 결함을 유발할 수도 있다. 본 연구에서는 이를 방지하기 위해 vapor SAM을 이용하여 Ni conditioner 표면에 소수성 박막을 증착하여 오염여부를 평가해 보았다. 먼저, Ni wafer를 이용하여 증착 온도와 압력에 따라 소수성 박막을 증착하여 표면특성을 평가해 보았다. 증착전과 후에 Ni wafer 표면의 접촉각은 contact angle analyzer (Phoenix 400, SEO, Korea)를 이용하여 측정하였다. 박막 표면 형상과 거칠기는 AFM (XE-100, PSIA, Korea)를 이용하여 평가되었고 묘면 성분 분석을 위해 FT-IR (Nicolet 6700, Thermo Scientific, USA)이 사용되었다. SEM (S-4800, Hitach, Japan)은 박막 증착 전과 후의 conditioner를 이용하여 실제 conditioning후 conditioner 표면의 particle 오염정도를 관찰하기 위해 사용되었다. 또한, conditioner 표면에 실제 오염되어있는 particle 개수를 평가하기 위해 particle size analyzer (Accusizer 780A, Particle Sizing Systems Co., USA)을 사용하였다. 본 실험을 통해 최적 증착 조건을 확립하였으며 실제 conditioner 표면에 소수성 박막을 증착 후 $100^{\circ}$ 이상의 높은 contact angle을 확인할 수 있었다. 또한, 소수성 박막이 증착된 conditioner의 경우 실제 conditioning후 표면 particle 오염이 현저히 감소되었음을 확인할 수 있었다.

• Journal of Intelligence and Information Systems
• /
• v.15 no.4
• /
• pp.213-224
• /
• 2009

This paper describes a real-time scheduling system re-construction project for automated manufacturing at a 300mm wafer fab of Korean semiconductor manufacturing company. During executing this project, for each main operation such as clean, diffusion, deposition, photolithography, and metallization, each adopted scheduling algorithm was developed, and then those were implemented in a real-time scheduling system. In this paper, we focus on the scheduling algorithms and real-time scheduling system for clean and diffusion operations, that is, a serial-process block with the constraint of limited queue time and batch processors. After this project was completed, the automated manufacturing utilizations of clean and diffusion operations became around 91% and 83% respectively, which were about 50% and 10% at the beginning of this project. The automated manufacturing system reduces direct operating costs, increased throughput on the equipments, and suggests continuous and uninterrupted processings.

• Transactions of the Korean Society of Mechanical Engineers A
• /
• v.34 no.11
• /
• pp.1765-1771
• /
• 2010

In the case of micro.electro-mechanical system (MEMS) devices, the quality of punched via hole is one of the most important factors governing the performance of the device. The common features that affect the laser micromachining of via holes drilled by using Nd:$YVO_4$ laser are described, and efficient optimization methods to measure them are presented. The analysis methods involving an orthogonal array, analysis of variance (ANOVA), and response surface optimization are employed to determine the main effects and to determine the optimal laser process parameters. The significant laser process parameters were identified and their effects on the quality of via holes were studied. Finally, an experiment in which the optimal levels of the laser process parameters were used was carried out to demonstrate the effectiveness of the optimization method.

• Journal of the Microelectronics and Packaging Society
• /
• v.16 no.3
• /
• pp.61-65
• /
• 2009

We produced noble surface structure of crystalline Si for solar cells by using preferential aqueous etching on crystallographic defects which were induced by grinding process. We analyzed the reflectance of textured surface according to surface topography resulting from various etchant concentrations and duration of etching process. The crystallographic defects and textured surface topography were investigated by using transmission electron microscopy and secondary electron microscopy, respectively. Also, the measurement of reflectance of textured surface utilizes spectrophotometer. The optimized texture surface exhibits improved result indicating reflectance of below ave. 1%. And it is cost-effective as well as taking short time within a few minutes.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.252-252
• /
• 2010

적외선 센서는 빛의 유무에 관계없이 주 야간 전방의 물체에서 발산하는 미약한 적외선(열선)을 감지하여 영상으로 재현하는 열상시스템은 자동차 야간 운전자 보조용 나이트 비젼, 핵심 시설의 감시 관리, 군수 등의 분야에 적용되어지고 있는 최첨단, 고부가가치를 지니고 있는 기술이다. 양자형은 센서 특성은 좋으나 냉각기(작동온도: $-196^{\circ}C$) 및 고진공 패키지인 dewar를 사용하는 반면에, 열형은 대부분 상온에서 동작되는 온도안정화를 위한 전자냉각모듈만을 구비하면 되므로 저가형으로 제작이 가능한 비냉각형 적외선 센서이다. 본 연구에서는 적외선 센서용 진공패키지 조립공정 및 패키지된 센서의 측정기술을 개발하였다. 금속 메탈패키지를 제작하였으며, 금속 진공패키지는 소자냉각용 TE Cooler와 장수명 진공유지를 위한 getter, 그리고 센서칩, 온도센서를. 장착하여 칩을 조립하였다. Cap ass'y와 base envelop의 솔더링 공정을 수행하였으며, 진공패키지의 진공유지를 위해 TMP를 이용하여 진공을 유지하고, 약 5일동안 패키지 bake-out을 수행하였다. 진공압력은 $10^{-7}\;torr$ 이하를 유지하였으며, getter를 활성화시키고, pinch-off 공정으로 조립 ass'y를 완성하였다. 진공 패키지의 기밀성은 He leak tester를 이용하여 측정하였으며, ${\sim}10^{-9}\;std.cm^3/sec$로 기밀성을 유지하였다. TE cooler를 작동한 온도안정성은 0.05 K 이하였다. 볼로미터 센서의 반응도는 $10^2\;V/W$ 이상을 나타내었으며, 탐지도는 $2{\times}10^8cm-Hz^{1/2}/W$를 나타내었다. 본 연구를 통하여 얻어진 결과는 향후 2차원 열영상용 어레이 검출기 및 웨이퍼수준의 패키징 공정에 유용하게 응용될 것으로 판단된다.