• Journal of KIISE:Computer Systems and Theory
• /
• v.35 no.11
• /
• pp.517-526
• /
• 2008

As the functionality of portable devices arc being enhanced and the performance is being greatly improved, power dissipations of battery driven portable devices are being increased. So, an efficient power management for reducing their power consumption is needed. In this paper, we propose a window-based DVS algorithm for MPEG Player. The proposed algorithm maintains the recently frame information and execution time received from MPEG player in window queue and dynamically adjusts (frequency, voltage) level based on window queue information. Our algorithm can be implemented in the common multimedia player as a module. We employed well-known MPlayer for the measurement of performance. The experimental result shows that the proposed algorithm reduces energy consumption by 56% on maximal performance.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.33 no.10C
• /
• pp.798-804
• /
• 2008

This paper proposes a low-power circuit for detecting and correcting L2 cache errors during microprocessor data image processing. A simplescalar-ARM is used to analyze input and output data by accessing the microprocessor's L2 cache during image processing in terms of the data input and output frequency as well as the variation of each bit for 32-bit processing. The circuit is implemented based on an H-matrix capable of achieving low power consumption by extracting bits with small and large amounts of variation and allocating bits with similarities in variation. Simulation is performed using H-spice to compare power consumption of the proposed circuit to the odd-weight-column code used in a conventional microprocessor. The experimental results indicated that the proposed circuit reduced power consumption by 17% compared to the odd-weight-column code.

• Proceedings of the IEEK Conference
• /
• 2005.11a
• /
• pp.703-706
• /
• 2005

본 논문에서는 스테레오 비전 알고리즘을 ARM9 프로세서를 사용하는 SoC의 IP 개념으로 구현하였다. 구현하고자 하는 스테레오 비전 시스템을 기능에 따라서 하드웨어와 소프트웨어 모듈로 나누어서 성능을 최대화할 수 있도록 설계하였다. SAD correlator는 한 쌍의 이미지에 많은 계산을 필요로 하기 때문에 성능을 우선시하여 하드웨어로 구성하였고, 소프트웨어는 프로세서를 초기화 시키고, 인터럽트 처리와 SAD correlator, TFT-LCD controller, 메모리 등의 하드웨어를 제어하는 역할을 하는 firmware로 구성을 하였다. 메모리에 기저장된 영상정보를 스테레오 비전 알고리즘을 이용한 결과를 외부 TFT-LCD 모듈에서 필요로 하는 포맷에 맞게 변환시켜서 depth map을 출력하는 시스템을 ARM922T 프로세서가 내장된 Altera Excalibur를 target으로 설계하여 테스트 보드에서 정상적으로 동작하는 것을 확인하였다.

• The Journal of Natural Sciences
• /
• v.7
• /
• pp.27-35
• /
• 1995

This paper introduces a VLSI (Very Large Scale Integrated Circuit) implementation of the 2-D Discrete Cosine Transform (DCT) with an application to image and video coding. This implementation, which is based upon a state space model, uses both algorithm and data partitioning to achieve high efficiency. With this implementation, the amount of data transfers between the processing elements (PEs) are reduced and all the data transfers are limitted to be local. This system accepts the input as a progressively scanned data stream which reduces the hardware required for the input data control module. With proper ordering of computations, a matrix transposition between two matrix by matrix multiplications, which is required in many 2-D DCT systems based upon a row-column decomposition, can be also removed. The new implementation scheme makes it feasible to implement a single 2-D DCT VLSI chip which can be easily expanded for a larger 2-D DCT by cascading these chips.

• Proceedings of the Korean Information Science Society Conference
• /
• 2011.06c
• /
• pp.433-436
• /
• 2011

영상 통화 시스템을 설치한 장소에서 대두되는 문제점은 문서 유출 등의 보안문제와 사생활 침해가 발생하는 것이다. 본 논문에서는 실시간 영상 통화를 하면서 문서유출 및 보안사항에 위배되거나 사생활이 침해되는 영상이 발견된 즉시 영상 통화를 중단시켜 보안유지 및 사생활 보호를 위한 다빈치 기반 실시간 영상 통화 시스템을 개발하고자한다. 구현 된 시스템은 실시간 처리가 가능하고 영상통화 시 문서 유출 등 보안문제가 발생하는 영상을 검출하는 알고리즘을 개발하여 다빈치보드에 포팅하고 여러 가지 보안사항에 대한 실험에 적용하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2002.04b
• /
• pp.631-633
• /
• 2002

본 논문은 U5P 프로세서 기반의 스마트 카메라에 사용되는 효율적이고 소형화된 영상 저리 플랫폼의 설계에 대해 설명한다 제한된 소량의 기억장치를 갖는 내장형 시스템의 제약조건을 만족시키기 위해서 제안된 플랫폼은 블록 처리의 개념을 사용하여 입력 영상을 처리한다. 먼저 입력 영상이 적당한 수의 데이터 블록으로 나누어진다. 그리고 나서 영상 불록들은 일련의 블록 기반 함수들에 의해서 처리된다. 처리된 블록들은 다시 하나의 결과 영상으로 모아진다. 블록 처리는 요구되는 메모리 크기를 줄여줄 뿐만 아니라 multithreading과 병렬 처리를 통한 더 빠른 수행을 가능하도록 해준다. 플랫폼을 구성하는 대부분의 함수들은 이러만 블록 처리의 장점을 살려서 일련의 영상 블록들을 처리한다. 소개되는 플랫폼은 특화된 하드웨어를 사용하지 않고 사용자의 요구에 맞는 또다른 영상 처리와 압축 기법을 추가하는 것이 가능하게 해준다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2002.04a
• /
• pp.241-244
• /
• 2002

본 논문은 Post-PC 에 사용되는 DSP 프로세서 기반 디지털 카메라의 효율적이고 소형화된 영상 처리 플랫폼 설계에 대해 설명한다. 제한된 소량의 기억장치를 갖는 내장형 시스템의 제약조건을 만족시키기 위해서 제안된 플랫폼은 블록 처리의 개념을 사용하여 입력 영상을 처리한다. 먼저 입력 영상이 적당한 수의 데이터 블록으로 나누어진다. 그리고 나서 영상 블록들은 일련의 블록 기반 함수들에 의해서 처리된다. 처리된 블록들은 다시 하나의 결과 영상으로 모아진다. 블록 처리는 요구되는 메모리 크기를 줄여줄 뿐만 아니라 multithreading 과 병렬 처리를 통한 더 빠른 수행을 가능하도록 해준다. 플랫폼을 구성하는 대부분의 함수들은 이러한 블록 처리의 장점을 살려서 일련의 영상 블록들을 처리한다. 소개되는 플랫폼은 특화된 하드웨어를 사용하지 않고 사용자의 요구에 맞는 또다른 영상 처리와 압축 기법을 추가하는 것이 가능하게 해준다.

• Journal of Broadcast Engineering
• /
• v.16 no.2
• /
• pp.258-273
• /
• 2011

This paper designs and implements a multi-view 3D video player system which is operated faster than existing video player systems. The structure for obtaining the near optimum speed in a multi-processor environment by parallelizing the component modules is proposed to process large volumes of multi-view image data at high speed. In order to use the concurrency of bottleneck, we designed image decoding, synthesis and rendering modules in a pipeline structure. For load balancing, the decoder module is divided into the unit of viewpoint, and the image synthesis module is geometrically divided based on synthesized images. As a result of this experiment, multi-view images were correctly synthesized and the 3D sense could be felt when watching the images on the multi-view autostereoscopic display. The proposed application processing structure could be used to process large volumes of multi-view image data at high speed, using the multi-processors to their maximum capacity.

• Review of KIISC
• /
• v.20 no.3
• /
• pp.58-61
• /
• 2010

최근 영상압축 및 전송기술의 발달과 저장매체의 대용량화 등 IT 기술의 발달로 영상기반의 보안시스템은 누구나 쉽게 사용할 수 있는 보편화된 시스템이 되고 있다. 그리고 프로세서의 발달로 인해 감시카메라에서 취득한 영상을 영상처리를 통해 자동으로 해석하는 지능형 영상감시 시스템은 주목 받고 있다. 하지만 외부로부터 카메라가 공격을 당해 감시불능인 상태가 되면 아무리 뛰어난 지능형 영상감시 시스템이라고 해도 무용지물이 되기 때문에 카메라 무력화를 감시하는 알고리즘은 반드시 필요하다. 카메라 무력화 검지 알고리즘은 사용자로 하여금 시스템을 편리하게 사용할 수 있게 해 주지만 아직 많은 알고리즘들은 조명변화와 같은 일상적인 상황에 잦은 오보를 출력함으로 시스템의 신뢰도를 떨어뜨리고 오히려 사용자에게 불편을 주고 있다. 따라서 본 논문에서는 조명변화에 강건하도록 입력영상의 코너를 특징점으로 이용하여 감시카메라의 공격을 검출하는 방법을 제안한다.

• Proceedings of the Korea Database Society Conference
• /
• 1997.10a
• /
• pp.137-155
• /
• 1997

이 글에서는 디지털 아카이브 되거나 데이터베이스화 되어있는 영상정보의 저장규모와 이용 시장에 대하여 기술한다. 현재, CD-ROM 타이틀, 비디오 CD 및 DVD 타이틀과 인터네트를 통한 부분적인 이용에 그치고 있는 디지털 영상정보는 무어의 법칙을 따르는 컴퓨터 프로세서 성능 증대, 50 만원대에 20GB용량을 가지는 광자기 디스크의 출현처럼 계속 확장되고 있는 저장용량, Gigabit LAN의 등장과 같이 지속적으로 확대되는 통신 네트워크의 전달용량, 영상기반 렌더링을 이용하는 새로운 가상세계 구축기술 등 그 활용을 가속시키는 여러 요인들에 의해 용도가 큰 폭으로 증가하고 있다. 이에 따라 영상정보는 교육, 의료 등 기본적인 생환산업 분야를 비롯하여 여러 산업 분야의 경쟁력을 강화시킬 수 있는 정보원으로서의 근간이 될 것이다. 이러한 발전의 지속은 기술에 의해서만 보장될 수 있으므로, 영상정보의 디지털 처리, 디스플레이, 저장 등의 디지털 아카이브 관련 기술과 디지털 영상정보의 편집, 저작, 검색, 전송 등에 관련된 분야의 기술 확보를 어떻게 대비해야 할 것인가가 중요한 과제이다.