• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2016.05a
• /
• pp.762-763
• /
• 2016

In realizing a homomorphic encryption system, the operations of encrypt, decypt, and recrypt constitute major portions. The most important common operation for each back-bone operations include a polynomial modulo multiplication for over million-bit integers, which can be obtained by performing integer Fourier transform, also known as number theoretic transform. In this paper, we adopt and modify an algorithm for calculating big integer multiplications introduced by Schonhage-Strassen to propose an efficient algorithm which can save memory. The proposed architecture of number theoretic transform has been implemented on an FPGA and evaluated.

• Proceedings of the Korean Information Science Society Conference
• /
• 2005.07b
• /
• pp.52-54
• /
• 2005

XML이 웹 정보 시스템의 데이터베이스로 활용되면서 공유 부분에 대한 데이터 처리의 높은 효율성을 제공하고자 최소 단위의 접근제어 모델에 대한 연구가 판독 모드 측면에서 활발히 진행되었다. 질의 처리 연구에서는 XML 데이터베이스에 대한 갱신 질의 표준화 작업이 진행되고 있다. 본 논문은 갱신 질의 연산을 최소 단위 접근제어 모델의 연산 모드로 추가함으로써 발생하는 보이지 않는 조상 문제를 정의한다. 이를 해결하기 위한 고려 사항으로 보이지 않는 조상 노드들을 포함하는 XML 문서에 대한 갱신 연산 시 고려해야 할 특성을 갱신의 비밀성, 갱신의 무결성, 그리고 갱신의 일관성으로 정의하고 갱신 연산 수행 시 발생될 수 있는 특성 위배 상황을 정리한다.

• Journal of KIISE:Software and Applications
• /
• v.27 no.11
• /
• pp.1073-1081
• /
• 2000

본 연구에서는 효과적인 시계열 예측을 위하여 구간연산 기능을 갖는 신경망모델을 제안한다. 이는 기존의 FIR 네트워크의 동작특성을 구간연산으로 일반화함으로써 시계열 신호의 동적 특성을 효과적으로 반영할 뿐만 아니라 학습데이타 표현의 유연성을 증대시킨다. 이는 또한 실제 응용에서 신경망 입력 데이타에 내재할 수 있는 측정치 오류의 영향을 보완할 수 있게 하며 데이타 그룹화를 효과적으로 이룰 수 있게 함으로써 입력데이타의 양을 감축시키고 이로부터 학습의 효율을 개선한다. 본 논문에서는 구간연산을 이용하여 네트워크 동작특성, 학습알고리즘을 제시하고 실제 응용시스템에 이를 적용함으로써 제안된 이론의 유용성을 평가한다.

• Annual Conference of KIPS
• /
• 2009.04a
• /
• pp.1109-1111
• /
• 2009

Android OpenGL ES Issue Report에서 제기된 Android Emulator에서의 OpenGL 연산속도 문제를 Matrix 연산이 많이 사용되는 OpenGL 3D 구현에서 확인하고 이를 개선할 수 있는 방법을 제시한다. Android Emulator에 포함된 OpenGL ES는 소프트웨어 방식의 OpenGL ES 1.5가 사용되고 있다. 이때 Floating Point가 개선되면 3D의 연산 속도를 높일 수 있을 것이다. 이를 위하여 본 논문에서는 Android Emulator를 수정하여 개선하고, 샘플코드를 통해 테스트 결과를 제시한다.

• Annual Conference of KIPS
• /
• 2011.04a
• /
• pp.1016-1019
• /
• 2011

RSA-CRT 알고리즘은 RSA 의 지수승 연산의 효율성을 향상시키기 위해 널리 사용되고 있으며, CRT 를 적용한 알고리즘은 다양한 방법의 부채널 분석(Side Channel Analysis)으로부터 약점이 노출되어 왔다. 그 중 Boer 등에 의해 발표된 MRED 분석 방법은, 등 간격의 데이터(Equidistant Data)를 이용하여 CRT 의 모듈러 리덕션 연산(Modular Reduction)결과로부터의 약점을 활용하여 일반적인 DPA 분석 법을 적용시킨 방법이다. 우리는 리덕션 결과의 데이터에 의존한 분석에서 벗어나, 리덕션 알고리즘 중간 연산 과정을 공격하는 새로운 공격 방법을 개발하였으며, 새로운 공격은 오직 "$256{\times}n$개"의 파형만으로 키 공간을 상당히 줄일 수 있기 때문에, 제한된 평문 수에서 이전에 알려져 있던 일반적인 MRED 분석 방법보다 향상된 분석 성능을 제공한다. 본 논문은 리더션 연산과정을 이용한 새로운 전력 분석 방법을 실제 MCU Chip 을 이용한 분석 결과를 제안한다.

• Annual Conference of KIPS
• /
• 2021.05a
• /
• pp.9-11
• /
• 2021

최근 임베디드 엣지 컴퓨팅 디바이스에서 AI와 같은 인공지은 연산을 수행하여 AI 추론 연산의 가속화 및 분산화가 많이 이루어지고 있다. 엣지 디바이스는 임베디드 프로세서를 기반으로 AI의 가속 연산을 위해서 내부에 딥러닝 가속기를 포함하여 가속화시키는 시스템 구성을 하고 있다. 딥러닝 가속기는 복잡한 Neural Network 연산을 위한 데이터 이동이 많으며 외부 메모리와 내부 딥러닝 가속기간의 효율적인 데이터 이동 및 버퍼링이 필요하다. 본 연구에서는 엣지 디바이스 딥러닝 가속기 내부의 버퍼 구조를 모델링하고, 버퍼의 크기에 따른 버퍼링 효과를 분석해 보았다. 딥러닝 가속기 버퍼 구조는 RISC-V 프로세서 기반 가상 플랫폼에 구현되었다. 이를 통해서 딥러닝 모델에 따른 딥러닝 가속기 버퍼의 사용성을 분석할 수 있다.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2020.07a
• /
• pp.660-661
• /
• 2020

본 논문에서는 기존 인공 신경망 기반 시계열 학습 기법인 Recurrent Neural Network (RNN)의 많은 연산량 및 고 사양 시스템 요구를 개선하기 위해 랜덤 포레스트 (Random Forest)기반의 새로운 시계열 학습 기법을 제안한다. 기존의 RNN 기반 방법들은 복잡한 연산을 통해 높은 성능을 달성하는 데 집중하고 있다. 이러한 방법들은 학습에 많은 파라미터가 필요할 뿐만 아니라 대규모의 연산을 요구하므로 실시간 시스템에 적용하는데 어려움이 있다. 따라서 본 논문에서는, 효율적이면서 빠르게 동작할 수 있는 시계열 다층 랜덤 포레스트(Time series Multilayered Random Forest)를 제안하고 산불 조기 탐지에 적용해 기존 RNN 계열의 방법들과 성능을 비교하였다. 다양한 산불화재 실험데이터에 알고리즘을 적용해본 결과 GPU 상에서 방대한 연산을 수행하는 RNN 기반 방법들과 비교해 성능적인 한계가 존재했지만 CPU 에서도 빠르게 동작 가능하므로 성능의 개선을 통해 다양한 임베디드 시스템에 적용 가능하다.

• Review of KIISC
• /
• v.33 no.5
• /
• pp.25-38
• /
• 2023

중요 데이터와 서비스를 격리하여 보호하기 위한 신뢰연산기술이 모바일 기기에서 널리 활용되고 있다. 신뢰연산기술은 보통 하드웨어 기반 접근제어를 통해 메모리, 레지스터, 캐시 등의 하드웨어 자원을 공격자로부터 격리하는 신뢰실행영역을 시스템 내에 생성할 수 있게 한다. 하지만 보호 대상 소프트웨어에 악용 가능한 취약점이 존재할 경우 그 보안성이 파훼될 수 있다. 따라서 신뢰실행영역 내에도 소프트웨어에 대한 공격 효율성을 최소화할 수 있는 보안 기술이 적용되어야 한다. 모바일 디바이스에 주로 적용된 ARM 아키텍처에서도 포인터 인증, 메모리 태깅과 같은 다양한 하드웨어 기반 보안기술들이 정의되고 있으며 최신 고사양 모바일 디바이스를 중심으로 적용되고 있다. 하지만 아키텍처 버전에 따라 가용한 하드웨어 보안 기술이 상이하기 때문에 보안기술의 범용성을 향상시키기 위한 방안 또한 중요하게 연구되어야 한다. 본고에서는 모바일 신뢰연산기술의 보안성을 향상시키기 위한 대표적인 범용 보안 기술들에 대해 소개한다. 특히 유저서비스, 운영체제, 하이퍼바이저의 보안성을 향상시키기 위해 제안된 디버깅 와치포인트 기반 보안 기술들에 대해 분석하고 그 한계와 타 아키텍처 확장 가능성에 대해서 논의한다.

• Annual Conference of KIPS
• /
• 2024.05a
• /
• pp.258-261
• /
• 2024

크리덴셜 스터핑 공격에 대응하기 위해 일부 기업에서는 C3(Compromised Credential Checking) 서비스를 제공한다. 인증 정보 대상 공격이 고도화됨에 따라 유출 계정의 양은 매우 방대한 것으로 드러나고 있으며, C3 서비스 서버의 데이터의 양 또한 지속해서 증가할 것이다. 그러나 C3 서비스의 PSI(Private set intersection) 프로토콜은 정적인 환경에서의 데이터 연산을 전제로 적용되고 있어 이용자가 반복연산을 요청했을 때의 연산 복잡도를 상쇄할 수단이 없다. 본 연구에서는 반복연산에 적용할 수 있는 updatable PSI 를 제안하였으며, static PSI 대비 x2~x4.3 의 전처리 시간과 x1.8~ x3.3 의 데이터 전송량이 효율적으로 개선되었음을 보인다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.19 no.10
• /
• pp.1861-1871
• /
• 1994

This paper presents efficient real time software implementation methods for the grayscale morphological composite function processing (FP) system. The proposed method is based on a matrix representation of the composite FP system using a basis matrix composed of structuring elements. We propose a procedure to derive the basis matrix for composite FP systems with any grayscale structuring element (GSE). It is shown that composite FP operations including morphological opening and closing are more efficiently accomplished by a local matrix operation with the basis matrix rather than cascade operations, eliminating delays and requiring less memory storage. In the second part of this paper, a VLSI implementation architecture for grayscale morphological operators is presented. The proposed implementation architecture employs a bit-serial approach which allows grayscale morphological operations to be decomposed into bit-level binary operation unit for the p-bit grayscale singnal. It is shown that this realization is simple and modular structure and thus is suitable for VLSI implementation.