• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 1999년도 가을 학술발표논문집 Vol.26 No.2 (2)
• /
• pp.407-409
• /
• 1999

블록의 DCT계수를 이용하여 동영상 움직임 탐색(motion estimation)에서 탐색점 수를 결정하는 선택적 탐색 기법을 제안한다. DCT(Discrete Cosine Transform)에서 탐색점 수를 결정하는 선택적 탐색 기법을 제안한다. DCT(Discrete Cosine Transform) 연산과 블록정합 기법인 3단게 탐색기법을 기반으로 한다. DCT 연산 결과인 블록의 주파수성분에 가중치테이블을 적용하여 고주파성분을 많이 가진 블록일수록 탐색점의 수를 증가시켜 국부극소에 빠질 확률을 줄여 화질을 개선한다. MP@ML 영상테이터에 대해 제안된 기법을 사용하여 시뮬레이션하였다. 제안하는 기법은 3단계 탐색기법에 비하여 연산량은 증가하나, 연산량 증가에 비하여 좋은 화질을 제공한다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 1998년도 가을 학술발표논문집 Vol.25 No.2 (1)
• /
• pp.102-104
• /
• 1998

공간 질의 제약조건 검증을 위해서는 다양한 공간객체와 이에 대응하는 복잡한 공간 연산자를 고려한 최적화가 필요하다. 그러나 이에 대한 연구가 아직은 미진한 상태이고, 공간 데이터베이스 시스템의 공간 술어는 기존의 단순 비교 술어와 비교할 때 수행시 많은 시간이 소비되기 때문에 기존의 질의 최적화 기법을 공간 최적화 기법에 적용하기에는 부적합하므로 공간 술어가 포함된 제약 조건이나 질의에 대해 효과적인 최적화 기법의 확장이 요구된다. 본 논문에서는 공간 제약조건 검증시 최적의 수행계획을 얻기 위하여 먼저 중복되는 공간 연산을 제거하고 공간 연산을 위한 선택인자와 복잡도를 계산하여 산출된 랭킹을 기반으로 재배치 기법을 사용하는 공간 제약조건 최적화 기법을 제안한다. 제안된 기법은 선택인자와 데이터베이스 접근시간 뿐만 아니라 공간 연산의 복잡도까지 반영하므로 최적화된 수행계획을 얻을 수 있는 장점을 지니고 있으며, 향후 공간 질의의 최적화 기법에도 적용이 가능하다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제16권2호
• /
• pp.212-216
• /
• 2010

마이크로프로세서의 온도 관리를 위해 사용되는 대표적인 기술인 동적 온도 관리 기법이 적용되면 임계온도 이상의 발열 발생시 온도를 제어하기 위해 성능이 저하되는 단점이 있다. 따라서 마이크로프로세서의 발열 온도를 낮추면 동적 온도 관리 기법을 통해 온도를 제어하는 시간이 줄어들면서 성능 저하를 최소화 시킬 수 있다. 본 논문에서는 유닛의 발열 제어를 위해 사용되는 연산 이관시 유닛을 선택하는 기준에 대한 다양한 기법들을 모의 실험을 통하여 비교 분석함으로써 유닛의 발열 현상으로 인한 마이크로프로세서의 성능 저하를 최소화시킬 수 있는 방안을 도출하고자 한다. 모의 실험 결과, 동적 연산 이관 기법에서 임계 온도와 유닛 온도 사이의 차이를 기준으로 동작할 유닛을 선택하는 기법이 발열에 가장 효과적으로 대응하여 성능이 우수하다는 것을 확인할 수 있다.

• 정보처리학회논문지B
• /
• 제14B권5호
• /
• pp.369-376
• /
• 2007

이 논문은 최적의 분류기 앙상블 선택을 위한 혼합 유전 알고리즘을 제안한다. 혼합 유전 알고리즘은 단순 유전알고리즘의 미세 조정력을 보완하기 위해 지역 탐색 연산을 추가한 것이다. 혼합 유전 알고리즘의 우수성을 입증하기 위해 단순 유전 알고리즘과 혼합 유전 알고리즘 각각을 비교 실험하였다. 또한 혼합 유전 알고리즘의 지역 탐색 연산으로 두 가지 방법(SSO: 순차 탐색 연산, CSO: 조합 탐색 연산)을 제안한다. 비교 실험 결과는 혼합 유전 알고리즘이 단순 유전 알고리즘에 비해 해를 탐색하는 능력이 우수하였다. 또한 분류기들의 상관관계를 고려한 CSO 방법이 SSO 방법보다 더 우수하였다.

• 한국정보통신학회논문지
• /
• 제14권3호
• /
• pp.648-654
• /
• 2010

자원할당 시스템에서는 자원에 대한 요구연산과 반환연산이 반복적으로 이루어진다. 자원을 요구한 프로세스는 우선순위에 따라 할당받은 뒤, 일정 기간 사용 후 다시 반납하게 된다. 이때 자원에 오류가 발생하면 그 오류로부터 회복될 때까지 할당이 지연되거나, 할당받은 프로세스를 중단하는 사태가 발생한다. 이 논문은 이와 같은 처리 과정을 효과적으로 분석하기 위해, 기존의 프로세스 대수학 ACSR에 확률적 선택연산 개념을 추가한 확률적 ACSR 을 설계하였다. 확률적 ACSR을 이용하여 요구연산과 반환연산이 발생하는 비율과, 오류가 발생하고 그 오류로부터 복구하는 비율을 확률적으로 표기하고 분석할 수 있음을 보였다.

• 전자공학회논문지CI
• /
• 제41권5호
• /
• pp.17-23
• /
• 2004

본 논문은 십진 나눗셈에서 연산 속도를 향상시키기 위해 혼합 나눗셈 알고리즘을 제안한다. 이진수 체계에서는 비복원 알고리즘이 복원 알고리즘에 비해 항상 작은 횟수를 갖지만 십진 연산에서는 몫의 값에 따라 연산 횟수가 달라진다. 십진수는 한 자리로 나타낼 수 있는 수의 범위가 0～9 이므로 현재 부분 나머지의 절대 값과 이전 부분 나머지의 절대 값을 비교하여 이전 부분 나머지의 절대 값이 현재 부분 나머지의 절대 값 보다 크면 비복원 알고리즘을 선택하고 작으면 복원 알고리즘을 선택함으로써 연산 횟수를 줄일 수 있다. 몫이 64 자리일 경우 제안한 흔합 알고리즘은 복원 알고리즘에 비해 80.9%의 연산 횟수를 줄였고 비복원 알고리즘에 비해 64.5%의 연산 횟수를 줄였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2022년도 추계학술대회
• /
• pp.15-17
• /
• 2022

볼 베어링 선택조립 시스템에서 잉여부품을 최소화하기 위해서는 각 부품의 치수 분포를 파악하여 선택 확률을 최적화하여야 하지만, 복잡한 시스템은 생산 공정에 지연이 일으킨다. 본 논문에서는 볼 베어링 선택조립 시스템에서 빠르고 간단하게 선택 우선순위를 결정할 수 있는 군집 우선 선택 알고리즘을 제안한다. 그리고 실제 볼 베어링 선택조립 공정에서 수집한 데이터로 모의 상황을 가정하고, 군집 우선 선택 알고리즘과 기존 알고리즘을 시뮬레이션하여 잉여부품 발생률과 연산소요시간을 평가한다. 시뮬레이션 결과, 군집 우선 선택 알고리즘이 기존 알고리즘에 비하여 83.8% 적은 잉여부품을 발생하였고, 연산소요시간도 39.7% 단축되었다.

• 한국멀티미디어학회논문지
• /
• 제10권5호
• /
• pp.583-593
• /
• 2007

본 논문에서는 플래시 메모리 기반의 가상 메모리 시스템에서 페이지 부재를 처리하는 과정에 있어서 플래시 메모리에 대한 삭제연산을 줄여 시스템에서의 전력 소모를 줄일 수 있고 플래시 메모리를 균등하게 사용함으로써 플래시 메모리의 마모도 평준화 정도를 좋게 할 수 있는 CFLRU/C, CFLRU/E, DL-CFLRU/E 페이지 교체 알고리즘을 연구하였다. 제안한 기법은 메인 메모리의 페이지를 클린 페이지와 더티 페이지로 구분하고 가장 오랫동안 사용되지 않았던 페이지들 중에서 클린 페이지를 빅팀으로 선택한다. 이때, 클린 페이지가 없다면 CFLRU/C 기법은 정해진 윈도우 내에서 참조 횟수가 가장 적은 더티 페이지를 빅팀으로 선택하고, CFLRU/E 기법은 페이지가 속한 블록의 삭제 연산 횟수가 적은 더티 페이지를 빅팀으로 선택한다. DL-CFLRU/E 기법은 클린 페이지 리스트와 더티 페이지 리스트를 따로 관리하며 페이지 부재가 발생할 때 우선 클린 페이지 리스트에서 클린 페이지를 선택하며, 클린 페이지 리스트가 빈 경우, 더티 페이지 리스트에서 블록 삭제 연산 횟수가 적은 페이지를 선택한다. 본 논문에서는 시뮬레이션을 통해서 제안한 기법이 기존 기법들(LRU, CFLRU)보다 플래시 메모리의 삭제 연산을 줄일 수 있었고, 마모도 평준화 정도를 향상시킬 수 있음을 보였다.

• 대한전자공학회논문지SP
• /
• 제38권3호
• /
• pp.22-22
• /
• 2001

정보량이 많은 고화질의 동영상을 실시간으로 전송하기 위하여 압축 알고리즘을 필수적으로 사용하고 있으며, 시간적 중복성을 제거하는 동영상의 압축방법은 움직임 추정 알고리즘을 사용한다. 본 연구에서 설계하고자 하는 움직임 추정기는 블록정합 알고리즘이며, MPEG 부호기에서 사용되는 DCT 연산 결과인 DC 값을 이용하여 화면의 밝기를 판단한다. 움직임 추정기는 휘도 신호 8비트 모두를 사용하지 않고, 화면 밝기에 따른 비트 플레인(bit plane)에서 3비트만 선택하는 비교선택기를 이용한다. 본 연구에서 제안한 비교 선택기는 I-Picture만을 계산한다. I-Picture에 의해 계산된 선택 비트는 I, P와 B Picture의 움직임 추정 연산에 사용함으로서 움직임 추정기의 크기를 줄일 수 있는 구조를 제안하였다. 제안된 움직임 추정기의 고찰을 위하여 실험에 사용된 표준 동영상의 해상도는 352×288이며, DCT 연산의 처리 블록은 8×8이며, 탐색 영역은 23×23이다. 제안된 알고리즘은 C언어로 모델링하였으며, 기존 완전탐색방법과 PSNR을 비교한 결과 사람의 시각으로 거의 구별할 수 없는 작은 차이(0～0.83dB)가 나타남을 알 수 있었다. 본 연구에서 제안한 움직임 추정기의 하드웨어 크기는 기존 구조Ⅰ보다 38.3%, 기존 구조Ⅱ보다 30.7% 줄일 수 있었고, 메모리 크기는 기존 구조Ⅰ,Ⅱ보다 31.3% 줄일 수 있었다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2005년도 한국컴퓨터종합학술대회 논문집 Vol.32 No.1 (A)
• /
• pp.730-732
• /
• 2005

최근 이미지 압축, 워터마킹 또는 스케일러블 비디오 코딩 분야에서 DCT와 DWT 연산을 선택적으로 사용하거나, 혼합하여 사용하는 경우가 늘어나고 있다. 이러한 두개의 연산을 사용하는 방법은 소프트웨어적인 프로그램을 사용하거나 하드웨어를 따로 구현하여 사용하였다. 본 연구에서는 하나의 모듈로 두개의 연산을 수행할 수 있는 재구성 하드웨어를 제안한다. 또한 DCT와 DWT연산에 있어서, 가장 많은 연산을 수행하는 부분은 계수(Coefficient)값과 입력 값의 내적 연산(Inner Product)을 수행하는 것인데, 이 내적연산을 하는데 있어서 곱셈기를 사용하지 않는 분산연산을 사용함으로써 연산의 복잡도를 줄이고, 하드웨어의 속도를 빠르게 하였다. 실험 환경은 Altera FPGA를 사용한 Excalibur_ARM (EPXA10F1020Cl) 보드를 이용하여 구현하였으며, 동작속도는 47.85MHz이다.