Journal of KIISE:Computing Practices and Letters (한국정보과학회논문지:컴퓨팅의 실제 및 레터)

Korean Institute of Information Scientists and Engineers (한국정보과학회)
권호 표지

Active Unit Selection Method for Computation Migration in Temperature-Aware Microprocessors

온도 인지 마이크로프로세서에서 연산 이관을 위한 유닛 선택 기법

  • 이병석 (조선대학교 컴퓨터학과) ;
  • 김철홍 (전남대학교 전자컴퓨터공학부) ;
  • 이정아 (조선대학교 컴퓨터공학부)
  • Published : 2010.02.15
Download PDF
⟨ Previous Next ⟩

Abstract

Dynamic Thermal Management (DTM) degrades the processor performance for lowering temperature. For this reason, reducing the peak temperature on microprocessors can improve the performance by reducing the performance loss due to DTM. In this study, we analyze various unit selection techniques for computation migration. According to our simulation results, dynamic computation migration based on the thermal difference between the units shows best performance among compared models.

마이크로프로세서의 온도 관리를 위해 사용되는 대표적인 기술인 동적 온도 관리 기법이 적용되면 임계온도 이상의 발열 발생시 온도를 제어하기 위해 성능이 저하되는 단점이 있다. 따라서 마이크로프로세서의 발열 온도를 낮추면 동적 온도 관리 기법을 통해 온도를 제어하는 시간이 줄어들면서 성능 저하를 최소화 시킬 수 있다. 본 논문에서는 유닛의 발열 제어를 위해 사용되는 연산 이관시 유닛을 선택하는 기준에 대한 다양한 기법들을 모의 실험을 통하여 비교 분석함으로써 유닛의 발열 현상으로 인한 마이크로프로세서의 성능 저하를 최소화시킬 수 있는 방안을 도출하고자 한다. 모의 실험 결과, 동적 연산 이관 기법에서 임계 온도와 유닛 온도 사이의 차이를 기준으로 동작할 유닛을 선택하는 기법이 발열에 가장 효과적으로 대응하여 성능이 우수하다는 것을 확인할 수 있다.

Keywords

References

  1. R. Mahajan, "Thermal management of CPUs: A perspective on trends, needs and opportunities," in Int'l Workshop on THERMal INvestigations of ICs and Systems, 2002.
  2. D. Brooks and M. Martonosi, "Dynamic thermal management for high-performance microprocessors," in Proceedings of the 17th International Symposium on High-Performance Computer Architecture, pp.171-182, 2001.
  3. H. Seongmoo, K. Barr, and K. Asanovic, "Reducing power density through activity migration," in Proceedings of the 2003 International Symposium on Low Power Electronics and Design, pp.217-222, 2003.
  4. K. Skadron, M. Stan, K. Sankaranarayanan, W. Huang, S. Velusamy, and D. Tarjan, "Temperature-aware microarchitecture: Modeling and implementation," ACM Transactions on Architecture and Code Optimization, vol.1, pp.94-125, 2004. https://doi.org/10.1145/980152.980157
  5. J.S. Choi, J.H. Kong, E.Y. Chung and S.W. Chung, "A Dual Integer Register File Structure for Temperature-Aware Microprocessor," Journal of KIISE: Computer System and Theory, vol.35, no.12, pp.540-551, 2008 (in Korean)
  6. B. Amelifard and M. Pedram, "Optimal Design of the Power-Delivery Network for Multiple Voltage-Island System-on-Chips," IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, vol.28, no.6, pp.888-900, 2009. https://doi.org/10.1109/TCAD.2009.2017437
  7. D. Brooks, V. Tiwari, and M. Martonosi, "Wattch: a framework for architectural-level power analysis and optimizations," in Proceedings of the 27th International Symposium on Computer Architecture, pp.83-94, 2000.
  8. K. Sankaranarayanan, S. Velusamy, M. Stan, and K. Skadron, "A case for thermal-aware floorplanning at the microarchitectural level," Journal of Instruction-Level Parallelism, vol.7, pp.1-16, 2005.
  9. Hotspot Tool Set, http://lava.cs.virginia.edu/HotSpot/
  10. SPEC(Standard Performance Evaluation Corporation) CPU2000, http://www.spec.org/cpu2000/