• 대한전자공학회논문지TC
• /
• 제49권3호
• /
• pp.14-26
• /
• 2012

본 논문에서는 직교 구조를 갖는 고속 대각 하중 재킷 행렬(DWJM:diagonal-weighted Jacket matrices)을 제안 한다. 고속 알리즘을 이용해 높은 차수의 DWJM을 낮은 차수의 희소 행렬로 분해를 통해 연속적인 DWJM의 계산 수를 줄인다. 원소연산 역행렬 특성을 가진 대각 하중 프레임워크(framework)의 결과로, 제안되는 DWJM은 프리코딩(precoding) MIMO(Multiple Input and Multiple Output) 무선통신에 적용된다. DWJM의 성질에 기반하여, DWJM은 대체 오픈 루프 순환 지연 다이버시티 (CDD : Cyclic Delay Diversity) 프리코딩으로 사용될 수 있으며, 이는 셀룰러(cellular) 통신 시스템에 이용될 수 있다. 이와 같은, DWJM에 기반한 프리코딩 시스템의 성능에 대해 OSTBC (Orthogonal Space-Time Block Code) MIMO LTE 시스템과 비교 한다.

• 한국시뮬레이션학회논문지
• /
• 제23권4호
• /
• pp.181-188
• /
• 2014

사이버 물리 시스템(cyber-physical system, CPS) 환경에서는 이기종의 물리 시스템과 연산 장치들이 대규모로 구축되기 때문에 사전에 시뮬레이션을 통해 시스템의 동작을 검증하는 것이 필요하다. CPS 시뮬레이션의 기술적 이슈 중 하나는 시간 동기화 문제이다. CPS 환경에서는 분산 시스템 간의 실시간 제어가 요구되기 때문에 모델의 복잡도가 높을 경우, 다른 모델과의 시간 오차로 인해 잘못된 데이터 및 제어 명령을 전송할 수 있다. 따라서 본 논문에서는 연속 시간 시스템 속성과 이산사건 시스템 속성을 모두 가지는 CPS 하이브리드 모델에 대하여 시간 동기화 알고리즘을 제시하고, 이를 탑재한 CPS 시뮬레이터를 개발한다. 또한, 시스템 간의 상호작용 뿐 아니라, 하드웨어를 통한 사용자 제어를 고려하여 CPS 시뮬레이션을 수행함으로써 제안된 알고리즘 및 시뮬레이터의 실행을 검증한다.

• 융합보안논문지
• /
• 제15권4호
• /
• pp.91-97
• /
• 2015

기업체에서는 정보를 암호화 후 저장하는 것을 법적으로 의무화하고 있다. 하지만, 실제로 정보를 암호화하여 저장하면 검색 또는 수정 시 서버에서 사전에 반드시 복호화 과정을 수행해야만 한다. 그러므로 처리지연 시간이 발생하고, 효율성이 떨어진다. 이러한 작업은 서버에 부담을 주게 되므로 서버를 관리하는 업체나 관리자는 정보를 암호화하여 저장하지 않는다. 본 논문에서는 네트워크 환경에서 정보의 수집과 빠른 의사결정을 복호화 과정 없이 암호문을 수정할 수 있는 준동형 연산을 이용하여 안전성이 보장되고 빠른 처리가 가능한 효과적인 보안 데이터 관리 시스템을 설계하고 구현한다. 구현된 시스템은 보안성의 보장을 위해 기존의 암호화 알고리즘을 사용할 수 있다. 검색 시에는 키워드 검색 방식을 사용한다. 추가로 트랩도어를 사용함으로써 키워드가 노출되지 않고 검색 시마다 변경되어 키워드에 대한 정보가 노출되지 않는다.

• 방송공학회논문지
• /
• 제15권5호
• /
• pp.697-702
• /
• 2010

디지털 영상 내의 평탄한 영역에 대한 양자화 과정은 종종 의도하지 않은 의사 윤곽 오차 (false contour artifact)를 발생한다. 본 레터논문에서는 통상적인 블록 기반 비디오 부호화 방식의 양자화 과정에서 발생되는 이러한 오차의 효율적 제거 알고리즘을 보인다. 먼저, 입력 블록에 대해 의사 윤곽의 발생 특성에 기반하여 추출된 특징값들을 이용하여 후보 블록을 선정 한다. 그리고, 해당 블록에 대해 미리 준비된 pseudo-random noise mask를 적용함으로써 의사 윤곽을 제거한다. 이러한 후보 블록 선정을 통한 선택적인 필터링 과정은 불필요한 처리를 최소화함으로써, 화질 열화 억제와 연산 복잡도 감소를 동시에 달성한다. 또한 블록 기반의 처리는 비디오 부호화 루프와의 통합을 용이하게 함으로써, 종래의 코덱 루프 밖에서의 후처리 필터링 방식과 비교하여 구현에 필요한 자원 절감과 프레임 지연 방지라는 측면에서 큰 이점을 갖는다. 제안 알고리즘은 H.264/AVC표준 소프트웨어에 구현되어 율-왜곡 최적화(rate-distortion optimization) 관점에서 압축 성능의 저하없이 낮은 복잡도에서 의사 윤곽을 효율적으로 제거함을 확인하였다.

• 방송공학회논문지
• /
• 제4권2호
• /
• pp.134-143
• /
• 1999

본 논문에서는, IDWT(inverse discrete wavelet transform)를 효율적으로 구현하는 한 방법으로 홀수 탭(tap)의 선형위상 필터의 VLSI 구조를 제안한다. 제안한 필터 구조는 선형 위상 필터의 대칭 특성을 이용하여 대칭적인 위치에 있는 입력을 먼저 합한 다음 필터링을 수행한다. 이때 발생하는 전역 연결을 해결하기 위하여 입력의 흐름을 U자형으로 만듦으로써 국부적인 연결로 필터를 구현한다. 제안한 필터는 지연 소자부, 연산부, 덧셈부, 그리고 후처리부 등으로 이루어진다. 그리고, 각 부분들을 규칙적으로 배열하고, 국부적으로 연결함으로써 제안한 구조를 설계하기 때문에, 단순히 해당 부분들을 추가/삭제함으로써 임의의 선형 위상 IDWT 필터를 구현할 수 있다는 장점이 있다. 그리고, 제안한 필터를 직렬 연결 혹은 반순환적(semi-recursive) 구조로 배열함으로써 M 레벨 IDWT를 구현할 수 있음을 보인다. 본 논문에서 제안한 IDWT 구조는 기존의 구조들에 비해 간단하기 때문에 MPET-4 등 관련 분야에 효과적으로 적용될 것으로 기대된다.

• Journal of Preventive Medicine and Public Health
• /
• 제35권1호
• /
• pp.65-71
• /
• 2002

Objective : To estimate the status of HIV infection and AIDS incidence using a back-calculation model in Korea. Methods : Back-calculation is a method for estimating the past infection rate using AIDS incidence data. The method has been useful for obtaining short-term projections of AIDS incidence and estimating previous HIV prevalence. If the density of the incubation periods is known, together with the AIDS incidence, we can estimate historical HIV infections and forecast AIDS incidence in any time period up to time t. In this paper, we estimated the number of HIV infections and AIDS incidence according to the distribution of various incubation periods Results : The cumulative numbers of HIV infection from 1991 to 1996 were $708{\sim}1,426$ in Weibull distribution and $918{\sim}1,980$ in Gamma distribution. The projected AIDS incidence in 1997 was $16{\sim}25$ in Weibull distribution and $13{\sim}26$ in Gamma distribution. Conclusions : The estimated cumulative HIV infections from 1991 to 1996 were $1.4{\sim}4.0$ times more than notified cumulative HIV infections. Additionally, the projected AIDS incidence in 1997 was less than the notified AIDS cases. The reason for this underestimation derives from the very low level of HIV prevalence in Korea, further research is required for the distribution of the incubation period of HIV infection in Korea, particularly for the effects of combination treatments.

• 융합신호처리학회논문지
• /
• 제11권3호
• /
• pp.244-249
• /
• 2010

차세대 멀티 레벨 셀 플래시 메모리들을 위해 복잡도가 낮은 에러 정정 코드 구현에 대한 요구가 커지고 있다. 일반적으로 부 표현 (sub-expression) 들을 공유하는 것은 복잡도와 칩 면적을 줄이기 위한 효과적인 방법이다. 본 논문에서는 직렬 선형 귀환 쉬프트 레지스터 구조를 기반으로 부 표현들을 이용한 저 복잡도 m-비트 병렬 BCH 인코더 구현 방법을 제안한다. 또한, 부 표현들을 탐색하기 위한 일반화된 방법을 제시한다. 부 표현들은 패리티 생성을 위해 사용하는 행렬(생성 행렬, generator matrix)의 부 행렬 (sub-matrix)과 다른 변수들의 합과의 행렬 연산에 의해 표현된다. 부 표현들의 수는 개로 한정되며, 탐색된 부 표현들은 다른 병렬 BCH 인코더 구현을 위해 공유되어질 수 있다. 본 논문은 구현 과정에서 다수의 팬 아웃에 의해 발생하는 문제점(지연)의 해결이 아닌 복잡도(로직 사이즈) 감소에 그 목적이 있다.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제30권1_2호
• /
• pp.103-116
• /
• 2003

정형기법을 사용하여 실시간 시스템을 명세할 때. 상태 기반 정형 기법이 가지는 큰 문제 중의 하나는 시간 값. 자료 값, 위치 값을 통한 상대 표현으로 발생하는 상태 폭발이다. 본 논문에서는 상태 폭발 문제를 접근하기 위해, 시스템의 명세에 적용하는 추상화와, 명세된 시스템의 실행에 적용하는 추상화 기법을 정의하였다. 명세 구문에 정의한 추상화를 추문 추상화라 정의하고 명세 구문이 가진 패턴(연산 정보, 구조)을 정의하여 추상화한다. 실행에 적용되는 추상화는 의미 추상화라 정의하고 실행 시 생성되는 시간, 자료, 위치 상태 값이 파진 실행 의미의 패턴을 추상화한다. 추상화를 통하여 명세 모델과 실행 모델에 계층을 생성하여 상위 계층에서는 복잡도가 낮은 단계에서 시스템의 개략적인 정보를 분석할 수 있다. 하위 계층에서는 정확도가 높은 분석을 수행할 수 있는 반면에 많은 상태를 살펴야되기 때문에 높은 복잡도를 가진다. 본 논문에서는 추상화의 정의와 더불어, 적용 사례를 통하여 상태 감소와 계층성 생성, 복잡도 감소를 보인다.

• 융합정보논문지
• /
• 제10권11호
• /
• pp.40-46
• /
• 2020

금융권 공동 오픈 플랫폼 구축·서비스에 따라 스타트업 생태계에 안전한 보안 기술이 요구되고 있다. 금융권 표준 오픈 API는 상호인증 과정의 핵심 API 인증키 보호를 위해, 결제 관련 핀테크 기업이 추가 보안 기술을 개발/적용하는 것을 권고하고 있다. 본 연구는 다중 채널을 사용하는 강화된 API 보안 프로토콜을 제안한다. 기존 오픈 API 관련 연구의 문제점과 취약점을 추가 분석하고, 이기종 플랫폼의 호환성을 고려하여 설계되었다. 기존 보안 프로토콜의 단일 채널에 추가 보안 채널을 분리하여 은닉하는 방법을 적용했다. 성능 분석 결과 다중 채널의 통신 세션 양방향 안전성과 강화된 인증키의 중간자 공격 안전성을 확인하였으며, 다중 세션에서 지연시간의 연산 성능(1초 이하)을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제37권12호
• /
• pp.79-90
• /
• 2000

본 논문에서는 고성능 수퍼스칼라 마이크로프로세서에 적합하고, IEEE 754 표준을 준수하는 고성능 부동 소수점 유닛의 구조를 설계한다. 부동 소수점 AU에서는 비정규화 수 처리를 모두 하드웨어적으로 지원하면서 추가적인 지연 시간이 생기지 않도록 점진적 언더플로우 예측 기법을 제안 구현한다. 부동 소수점 제산/제곱근기는 기존의 고정적인 길이의 몫을 구하는 방식과 달리 매 사이클마다 가변적인 길이의 몫을 구하는 구조를 채택하여 성능과 설계 복잡도 면에서 SRT 알고리즘에 의한 구현 보다 우수하도록 설계한다. 또한, 수퍼스칼라 마이크로프로세서에 이식이 용이하도록 익셉션 예측 기법을 세분화하여 적용하며, 제산 연산에서의 익셉션 예측에 필요한 스톨사이클을 제거하도록 한다. 설계된 부동 소수점 AU와 제산/제곱근기는 부동 소수점 유닛의 구성요소인 명령어 디코더, 레지스터 파일, 메모리 모델, 승산기 등과 통합되어 기능과 성능을 검증하였다.