• Proceedings of the Korea Information Processing Society Conference
• /
• 2003.05c
• /
• pp.1785-1788
• /
• 2003

자바의 동적 클래스 로딩은 실행 시간에 소프트웨어 컴포넌트를 동적으로 로딩하기 위한 강력한 메커니즘이다. 다른 시스템에서도 동적 료딩과 링킹을 제공하지만 지연 로딩, 타입 안전 링크, 사용자 정의 클래스 로딩 정책, 그리고 나중 이름공간 둥은 자바가 가진 중요한 특징이다. 자바에서 클래스 로딩의 핵심은 타입 안전에 대한 확신이다. 하지만 자바 가상머신에서 타입 안전에 대한 메커니즘은 매우 복잡하고 또 정확성에 대한 접근이 명확하지 않아서 지금까지 많은 버그가 발생되었고 따라서 타입 안전에 문제가 되어왔다. 본 논문은 간단한 자바 소스 코드를 이용하여 동적인 클래스 로더의 동작을 분석하여 도식화하고, 연산적 의미론으로 추상화하여 이전에 제시되었던 타입 안전에 대한 문제를 분석한다.

• Proceedings of the KIEE Conference
• /
• 2000.07b
• /
• pp.1056-1058
• /
• 2000

Deadbeat technique has been proposed as a digital controller for an UPS inverter to achieve the fast response to a load variation and to conserve a very low THD under a nonlinear load condition. This scheme contains a fatal drawback, sensitivity against parameter variation and calculation time delay. This paper proposes a second order deadbeat current controller, which fundamentally solves the calculation time delay problem and certainly guarantees the robustness of the parameter's variation. This is shown theoretically and practically through simulation and experiment.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2016.11a
• /
• pp.129-130
• /
• 2016

본 논문에서는 다중 입력의 크기를 비교하기 위한 알고리즘 및 VLSI 구조를 제안한다. 제안하는 알고리즘은 여러 입력을 동시에 비교한 후에 간단한 디지털 논리 함수를 이용하여 그 입력들 중에서 가장 큰 값(혹은 가장 작은 값)을 검출하는 방법을 제공할 수 있다. 이 방식의 단점은 하드웨어 자원이 증가하는 것인데, 이를 위해 중복된 논리 연산을 재사용하는 방법도 제안한다. 제안하고자 하는 방식은 회로 속도의 증가, 즉 지연시간의 감소에 초점을 맞추었다. 제안한 비교 알고리즘은 HDL로 설계한 후에 Magna Chip의 $0.18{\mu}m$ CMOS 라이브러리를 이용하여 구현하였다. 제안한 비교방법은 전통적인 방식에 비해서 4 및 8 입력인 경우에 약 0.5 및 1.1배 만큼 하드웨어 자원을 더 소비하면서, 약 1.5 및 1.8배 만큼 동작 주파수를 향상시킬 수 있었다.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2015.07a
• /
• pp.54-55
• /
• 2015

본 논문에서는 4K 플랫폼 인제스트(Ingest) 서버 시스템에서 영상처리 하드웨어 장치와 서버간의 커널 인터페이스를 지원하기 위한 PCIe 디바이스 드라이버의 구조를 설계 및 구현하였다. 제안하는 디바이스 드라이버 아키텍처는 동작하는 프로세스의 특성에 따라 크게 3개의 계층으로 분리하여 독립적인 PCIe 인터페이스 제어와 영상처리 하드웨어의 실시간 데이터 연산처리가 가능하도록 설계하였고, 병렬처리 방식으로 PCIe 디바이스를 제어함으로써 복수의 영상처리 장치에 대한 지연 현상이 발생하지 않도록 설계하였다. 본 논문에서 제안한 디바이스 드라이버의 아키텍처를 구현한 결과 효율적인 영상처리 장치 제어를 통해 4K 플랫폼의 콘텐츠를 실시간으로 획득 및 저장, 전송하는 결과를 얻을 수 있었다.

• Proceedings of the Korean Institute of Navigation and Port Research Conference
• /
• v.2
• /
• pp.415-418
• /
• 2006

적응 횡단 필터는 상관 전 처리 기법으로서 실시간 간섭 신호 제거가 가능한 시간 영역 신호처리 기법을 사용한다. 적응 횡단 필터는 협대역 간섭 신호에 좋은 성능을 나타내며, 구현이 용이하고 높은 효율성을 갖는다. 적응 횡단 필터의 구성은 입력 샘플 신호의 지연 탭을 위한 FIR 필터와 전파 간섭 신호의 크기와 주파수를 결정하는 가중치 생성부로 나눌 수 있다. 본 논문에서는 가중치 생성부에 적용 되는 알고리즘 중 상대적으로 연산량이 적은 LMS와 NLMS를 적용한 적응 횡단 필터를 설계하고, GPS 수신기에 적용 하였다. 실제 측정치를 이용한 다양한 실험에 의한 항법 성능 평가를 통하여 NLMS가 LMS보다 좋은 성능을 나타냄을 확인하였다.

• Proceedings of the Korea Institute of Convergence Signal Processing
• /
• 2000.12a
• /
• pp.229-232
• /
• 2000

각종 범용 컴퓨터 및 디지탈 신호처리에서 중요한 역할을 하는 16비트 정수형, 2의 보수 형태의 곱셈연산을 수행하기 위한 고속 승산기구조를 설계하고 시뮬레이션 하였다. 부분곱을 합하는 부분은 일반적으로 전체 곱셈기 처리 지연시간의 절반정도를 차지하므로 이 부분의 설계방법이 곱셈기의 궁극적인 속도향상에 직접적인 영향을 미친다. 부분곱의 개수를 줄이기 위하여 Booth encoder를 사용하였고, partial product(부분곱)의 덧셈시간을 줄이기 위하여 4:2 CSA(can save adder)와 3:2 CSA로 CSA tree를 구성 하였으며, 최종결과는 carry look- ahead tree로 얻어진다. Hyundai CMOS 0.35$\mu\textrm{m}$ 1-poly 4-metal 공정으로 layout하여 설계하였으며, 곱셈시간은 2.7ns(tipical case)이하로 측정되었다.

• Journal of KIISE:Computer Systems and Theory
• /
• v.26 no.4
• /
• pp.406-419
• /
• 1999

RSA와 같은 공개키 암호시스템(public-key cryptography system)에서는 512 비트 또는 그 이상 큰수의 모듈러 곱셈 연산을 수행하여야한다. 본 논문에서는 Montgomery 알고리즘을 이용하여 모듈러 곱셈을 수행하는 두 가지의 고정-크기 선형 시스톨릭 어레이를 설계하고 분석한다. 제안된 임의의 고정-크기 선형 시스톨릭 어레이와 파이프라인된 고정-크기 선형 시스톨릭 어레이는 최적의 문제-크기 선형 시스톨릭 어레이로부터 LPGS(Locally Parallel Globally Sequential)분할방법을 적용하여 설계한다. VHDL 시뮬레이션 결과, 밴드이 크기를 4로 하여 분할 시 문제-크기 어레이와 비교하면 수행시간의 지연이 없었으며,어레이의 크기도 1/4로 줄일 수 있었다. 제안된 시스톨릭 어레이는 크기에 제한을 갖는 스마트카드 등에 이용될수 있을 것이다.

• The KIPS Transactions:PartA
• /
• v.13A no.4 s.101
• /
• pp.323-334
• /
• 2006

A metadata service is one of the important factors to affect the performance of cluster file systems. We propose a content-based load balancing algorithm that dynamically distributes client requests to appropriate metadata servers based on the types of metadata operations. By replicating metadatas and logging update messages in each server, rather than moving metadatas across servers, we significantly reduced the response time and evenly distributed client's requests among metadata servers.

• Proceedings of the Korean Information Science Society Conference
• /
• 2007.10b
• /
• pp.404-407
• /
• 2007

플래시 메모리는 비휘발성, 저 전력, 빠른 입출력, 충격에 강함 등과 같은 많은 장점을 가지고 있으며 모바일 기기에서의 저장 매체로 사용이 증가 되고 있다. 뿐만 아니라 기존 하드디스크를 대체하는 용도로도 사용하고 있다. 하지만 제자리 덮어쓰기가 불가능하고 지움 연산의 단위가 크다는 제약 및 블록의 지움 횟수 제한이 있다. 이러한 제약을 극복하기 위해 YAFFS와 같은 로그 구조 기반의 플래시 파일 시스템들이 개발 되었다. YAFFS와 같은 로그 구조 기반의 플래시 파일 시스템은 마운팅시에 시스템에 필요한 데이터들을 얻기 위해 전체 플래시 메모리를 읽어야 한다. 이러한 파일 시스템의 마운팅 과정은 전체 시스템의 부팅 시간을 지연시킨다. 본 논문에서는 위와 같은 문제점 해결을 위하여 빠른 부팅을 제공 할 수 있는 NAND 플래시 파일 시스템 구조 및 제안한 구조에서의 시스템 일관성 유지를 위한 빠른 복구 방법들을 제안한다.

• Proceedings of the Korea Institute of Convergence Signal Processing
• /
• 2000.08a
• /
• pp.149-152
• /
• 2000

통신기술의 발달과 정보화 사회로 빠르게 변화되면서, 유선ㆍ무선, 핸즈프리, 원거리 화상회의 등의 다양한 방식의 통신이 이루어지고 있다. 음성통신의 어려운 문제 중에 하나는 주위의 소음이다. 소음은 상황에 따라서 다양하고 복잡하여 그 특성을 분석하기가 어렵다. 소음의 특성과 반향 등을 분석하기 위해서는 수 천 개의 적응필터 탭이 필요하게 된다. 따라서 실시간 소음제거를 위해서는 계산량이 많아 어려움이 따르므로 계산량 감소를 위해 FFT연산에 근거한 주파수 영역의 FDAF 적응필터를 이용하게 되었다. 하지만 계산량은 상당히 감소되었지만, 적응필터의 차수가 증가하면서 시간지연과 하드웨어적으로 복잡하게 되어 블록의 차수를 줄일 수 있는 MDF를 비교 검토하였다.