• Proceedings of the KAIS Fall Conference
• /
• 2010.11a
• /
• pp.212-215
• /
• 2010

고속 저장 장치로 사용되는 플래시 메모리 기반의 SSD와 전통적인 HDD에 대한 기초 연구와 개선점에 대하여 논하였다. 고속 SSD는 낮은 전력소모, 빠른 데이터 읽기속도 등의 특징으로 데스크톱 및 서버용 데이터베이스의 핵심 저장 요소가 되었다. 하지만, 빠른 읽기 연산에 비하여 상대적으로 느리거나 프리징이 있는 SSD의 쓰기 연산 특성을 고려하여 HDD와 RAID에 기반을 둔 기존의 전통적인 스토리지 관리 기법을 개선할 필요가 있다. 이를 위하여, 본 논문은 전통적인 RAID-1 미러링에 기반을 둔 복합적 미러링 기법을 제안한다. 제안 기법은 SSD에서 발생 가능한 프리징 현상을 피하기 위한 쓰기-부하 밸런싱과 쓰기 지연 연산을 통하여 RAID-1 처리 성능을 개선한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2016.10a
• /
• pp.12-15
• /
• 2016

데이터베이스 시스템의 트랜잭션 로깅이나 파일 시스템의 저널링에서 데이터 저장시 입출력 동기화(Synchronous I/O)는 올바른 프로르램 동작에 필수적이다. 하지만 입출력 동기화로 인한 프로그램의 지연 혹은 기다림은 응용 프로그램 성능의 저하를 가져온다. 본 논문에서는 차세대 저장장치인 비휘발성 메모리를 사용하여 지속성을 보장하며 쓰기 연산의 응답성을 개선하는 사용자 수준의 스토리지 모듈을 제안하고 기존의 동기화된 쓰기 연산과 성능을 비교하였다. 특히 멀티코어 환경에서 동시에 들어오는 여러 입출력 쓰기 연산 요청에 대하여 효율적으로 처리하였다.

• Proceedings of the Korean Society Of Semiconductor Equipment Technology
• /
• 2003.12a
• /
• pp.50-53
• /
• 2003

본 연구에서는 AD 변환기, QEP(Quadrature Encoder Pulse Circuit)등 모터 제어에 필요한 주변 소자의 디지털 제어를 통해서 AC 서보 모터의 벡터 제어를[3] 구현하고 시간 지연에 의한 노이즈를 최소화하기 위해 저 전압형 DSP인 TMP320F2812를 이용하였다. TMP320F2812는 MOS 타입으로 8 depth pipeline을 가진 Harvard bus 를 채택해서 최대 150MIPS의 고속 처리 능력을 갖고 있으며 12 비트의 AD 변환기 QEP 회로와 공간 전압 벡터 PWM을 발생시킬 수 있는 기능을 가진 모터 제어용 원칩 DSP이다 모터 제어에 필요한 주변 회로들을 내장한 DSP는 하드웨어적인 구성을 간소화시키고 이로 인한 비용 절감을 얻을 수 있다. 간단한 구조로 고속 연산을 하기 위해 TMP320F2812는 고정 소수점 연산 처리 방식[6]을 사용하게 되었다. 고정 소수점 연산 처리로 인한 오차는 각 변수에 대한 스케일링을 통해 유효 자리를 확보 하는 방법을 사용하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2003.04a
• /
• pp.737-739
• /
• 2003

최근에 이동 객체의 위치를 추적하는 기술은 여러 응용 분야에서 중요성이 증대되고 있다. 그러나 지속적으로 움직이는 이동 객체의 위치를 추적하기 위해서는 매우 많은 수의 인덱스 변경 연산을 수행하여야 하므로 R-트리와 같은 전통적인 공간 인덱스 구조로는 처리하기 어렵다. 이러한 문제를 해결하기 위하여 객체의 움직임을 간단한 선형 함수로 가정하여 색인하는 연구들이 있어왔지만, 실제 응용에서는 객체의 움직임이 매우 복잡하므로 이러한 방법을 이용하기 적합하지 않다. 본 논문에서는 복잡한 움직임을 가지는 객체를 효율적으로 색인하기 위한 R-트리의 지연 갱신 기법을 제안한다. 이 기법은 객체가 이동할 때마다 트리의 구조를 변경하지 않고, 객체가 이전에 속해 있던 R-트리의 MBR(Minimum Bounding Rectangle)을 벗어날 때만 트리의 구조를 변경하므로 R-트리의 갱신 연산 비용을 크게 줄일 수 있다. 뿐만 아니라, 기본적인 R-트리의 구조와 연산을 그대로 이용하므로 다양한 R-트리 변종 트리에서도 쉽게 적용이 가능하고, R-트리를 이용하여 이미 구축되어 있는 다양한 응용 환경에 쉽게 이용할 수 있다.

• Journal of the Institute of Electronics Engineers of Korea SP
• /
• v.43 no.1 s.307
• /
• pp.101-108
• /
• 2006

In this paper, an efficient butterfly structure for Radix-4 FFT algorithm using DA(Distributed Arithmetic) is proposed. It is shown that DA can be efficiently used in twiddle factor calculation of the Radix-4 FFT algorithm. The Verilog-HDL coding results for the proposed DA butterfly structure show $61.02\%$ cell area reduction comparison with those of the conventional multiplier butterfly structure. furthermore, the 64-point Radix-4 pipeline structure using the proposed butterfly and delay commutators is compared with other conventional structures. Implementation coding results show $46.1\%$ cell area reduction. Due to its efficient processing scheme, the proposed FFT structure can be widely used in large size of FFT like OFDM Modem.

• Journal of KIISE:Computer Systems and Theory
• /
• v.30 no.1
• /
• pp.50-58
• /
• 2003

Among finite field arithmetic operations, the $AB^2$ operation is known as an efficient basic operation for public key cryptosystems over $GF(2^m)$,Division/Inversion is computed by performing the repetitive AB$^2$ multiplication. This paper presents two new $AB^2$algorithms and their systolic realizations in finite fields $GF(2^m)$.The proposed algorithms are based on the MSB-first scheme using standard basis representation and the proposed systolic architectures for $AB^2$ multiplication have a low hardware complexity and small latency compared to the conventional approaches. Additionally, since the proposed architectures incorporate simplicity, regularity, modularity, and pipelinability, they are well suited to VLSI implementation and can be easily applied to inversion architecture. Furthermore, these architectures will be utilized for the basic architecture of crypto-processor.

• Journal of KIISE:Computing Practices and Letters
• /
• v.6 no.3
• /
• pp.299-310
• /
• 2000

In this paper, we designed and implemented a personal VOD server using multi-thread for the real-time services of video data to the users. The system consists of service manager, disk manager, and network manager. The service manager controls the user admission to the system using the VBR(Variable Bit Rate) characteristics of MPEG (Moving Picture Experts Group) video data. The disk manager provides the functions for VCR-like operations. The disk manager reads blocks from the disk by the size of GOP(Group of Pictures) and buffers the data to the user's thread. The network manager uses TCP/IP for the communication between the server and the client. The communication starts from the client and the VOD server must respond to this request. The implemented personal VOD system shows an acceptable performance.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.31 no.8B
• /
• pp.757-763
• /
• 2006

In this paper, a novel multiple access scheme using SMA(Split and Merge Algorithm) is proposed to reduce the accessdelay of wireless MAC protocols. The key idea of the SMA is to dynamically split and merge the contending terminals depending on their traffic loads for effective control of access to the channels. The SMA divides the collided terminals into several sub-groups if a collision occurs and merges the idle terminals of the split sub-groups into their original group. The merge algorithm can be used to resolve collision and split operation can be used to dynamic group management. The simulation results indicate that our algorithm may provide a higher throughput and a lower collision rate than the existing algorithms, especially under heavy traffic loads.

• Journal of KIISE:Computing Practices and Letters
• /
• v.14 no.8
• /
• pp.763-767
• /
• 2008

In this paper, to make a high performance and low power CORDIC architecture for 3D operations in mobile devices, we suggest two off-line vectoring algorithms named Angle Based Search (ABS) and Scaling Considered Search (SCS). The ABS algorithm represents a 3D vector with two angles and those angles are used as a condition for searching CORDIC rotation sequences. The SCS algorithm determines the best CORDIC rotation sequence in advance to eliminate extra scaling computation. Using the proposed algorithms, we can observe 50% of latency is reduced. Furthermore, we perform a simple analysis and discuss possible reduction of power consumption by applying voltage scaling method together with the proposed algorithm.

• The Journal of Information Technology
• /
• v.2 no.2
• /
• pp.145-161
• /
• 1999

This paper proposes a high speed back propagation neural networks which uses the residue number system. making the high speed operation possible without carry propagation Consisting of MAC(Multiplication and Accumulation) operator unit using Residue number system and sigmoid function operator unit using Mixed Residue Conversion is designed, The Designed circuits are descripted by VHDL and synthesized by Compass tools. Result of simulations shows that critical path delay time is about 19nsec and the size can be reduced to 40% compared to the neural networks implemented by the real number operation unit. The proposed design circuits can be implemented in parallel distributed processing system with desired real time processing.