• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
• /
• pp.163-163
• /
• 2013

최근 들어서 유연 OLED (Organic Light-Emitting Diodes) 소자에 대한 연구가 증가하면서 전통적인 ITO 전극을 대체할 수 있는 전극물질 후보로 그래핀이 많은 주목을 받고 있다. 그 중에 CVD 방법으로 합성된 다층 그래핀(Few layer graphene, FLG)은 실제 상용화되는 소자에 응용이 될 가능성이 높아 많은 연구가 이 방향으로 진행되고 있다. 이 연구에서는 다층 그래핀과 유기물질 사이의 계면을 전자분광학 분석을 이용해 각 분자층 사이의 에너지 준위 변화에 대해 분석했다. 에너지 준위 정렬을 이용하면 각 분자층간의 정공주입 에너지장벽을 알 수 있는데 이 에너지 장벽은 소자의 효율에 직접적으로 연관되는 값이다. 정공 주입층 물질로는 TAPC 1,1- Bis[4-[N,N'-di(p-tolyl)amino]phenyl]cyclohexane (TAPC)를 사용했고, 다층 그래핀과 TAPC층 사이의 에너지 준위 정렬을 분석한 결과 다층 그래핀과 TAPC층 사이에는 ~1.4 eV의 에너지 장벽이 존재함을 확인했다. 하지만 OLED 소자로 활용하기 위해서는 이보다 더 낮은 에너지 장벽을 필요로 하기 때문에 두 물질 사이에 4,4'-bis(N-phenyl-1-naphthylamino)biphenyl (NPB), 1,4,5,8,9,11-hexaazatriphenylene-hexacarbonitrile (HAT-CN)을 삽입하여 에너지 장벽을 낮추기 위한 시도를 해 보았다. 그래핀과 TAPC 사이에 중간층으로 NPB를 사용했을 때의 에너지 장벽은 0.55 eV, HAT-CN을 사용했을 때는 0.4 eV로 TAPC만 사용했을 때보다 ~1 eV정도 에너지 장벽을 낮추는 효과를 보여줬다. 이 연구를 통해 다층 그래핀을 OLED 소자의 전극으로 활용할 수 있는 가능성을 볼 수 있었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.127.2-127.2
• /
• 2016

연구된 Si위의 흡착원자들의 확산 메커니즘들에 비해 Ge 표면에서의 확산 메커니즘은 잘 알려져 있지 않다. 최근 연구에 따르면, 수소가 덮인 Ge(110) 표면에서 그래핀 결정 핵생성은 비등방적이며, 낟알 둘레없이 웨이퍼 크기로 성장시킬 수 있음을 보였다. 본 연구에서는 VASP(Vienna Ab-initio Simulation Package)의 NEB(Nudged Elastic Band) 방법을 이용하여 수소가 덮인 Ge(110) 표면과 청결한 표면에서 탄소원자의 확산 과정과 확산에 따른 에너지 장벽을 계산 하였다. 계산 결과 수소가 덮인 표면에서의 탄소원자 확산은 체인 방향으로 각각 3.29 eV, 2.67 eV의 에너지 장벽을 가지고 청결한 표면에서는 탄소원자가 게르마늄 연결을 치환하며 확산한다. 이때 에너지 장벽은 0.82 eV이고 치환된 게르마늄이 확산할 때는 각각 0.64 eV, 0.59 eV의 에너지 장벽을 넘어야 한다. 결과적으로 수소가 덮인 표면에서보다 청결한 표면에서 탄소 확산 에너지 장벽이 낮으며, 청결한 표면에서는 탄소가 게르마늄을 치환하고 치환된 게르마늄이 확산할 확률이 높음을 알 수 있었다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2005년도 하계학술대회 논문집 Vol.6
• /
• pp.13-14
• /
• 2005

ZnO 단일 나노선 field effect transistor (FET) 소자의 2단자 전류-전압 특성을 조사해 보면 n-type 반도체 특성이 나타남을 알 수 있다. 그러나 2단자로 측정 할 경우 반도체 나노선과 금속 전극사이에 존재하는 접촉저항의 영향이 필연적으로 포함된다. 따라서 측정한 결과가 나노선에 의해서 나타나는 고유한 특성인지 접촉저항의 원인이 되는 에너지 장벽의 성질인지 명확히 밝힐 필요가 있다. 그래서 이번 연구에서는 4단자 측정방법을 이용하여 접촉저항 성분을 배제한 소자의 고유한 성질을 밝혀낼 뿐만 아니라, 이것을 2단자의 결과와 비교함으로써 접촉점에서 나타나는 에너지 장벽의 특징도 파악해 낼 수 있었다. 실험에서 사용된 ZnO FET 소자의 경우, 접촉점에서 생기는 에너지 장벽을 터널링을 통해 극복하는 것으로 분석되었고 이는 온도 변화에 따른 4 단자 및 2 단자 전류-전압 측정을 통해 확인될 수 있었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.277.2-277.2
• /
• 2016

현재 화합물 반도체 나노구조는 광학적, 전기적 특성을 기반으로 하는 단전자 트랜지스터, 적외선 검출기, 레이저, 태양전지와 같은 분야에 응용하기 위한 많은 연구가 진행되고 있다. 특히 양자점은 3차원으로 구속되어 있는 상태 밀도를 갖고 있어 레이저 응용 시 낮은 문턱 전류 밀도, 높은 이득, 높은 열적 안정성을 기대되고 있지만 양자점의 운반자 수집과 열적 안정성의 한계가 여전히 존재한다. 이러한 문제를 해결하기 위해 다양한 방법이 연구되고 있으며, 그 중 단층 양자점에 비해 운반자 수집과 열적 안정성이 뛰어난 다층 양자점이 결합된 구조에 대한 연구가 활발히 이루어지고, 다층으로 성장된 양자점 구조는 양자점의 크기 분포 조절이 용이하고 양자점 층간의 전기적 결합력이 강한 특성이 있다. 본 연구에서는 분자 선속 에피 성장법(Molecular Beam Epitaxy; MBE)과 원자 층 교대 성장법(Atomic Layer Epitaxy; ALE)으로 CdTe/ZnTe 다층 양자점을 ZnTe 장벽층의 두께를 변화하면서 성장 후 광학적 특성을 연구하였다. 저온 광루미네센스 측정(Photoluminescence; PL)을 통하여 ZnTe 장벽층 두께가 증가할수록 양자점의 PL 피크가 높은 에너지로 이동함을 알 수 있었는데, 이는 ZnTe 장벽층의 두께가 증가할수록 양자점 층간의 결합력이 감소하면서 양자점의 크기가 작아졌기 때문이다. 그리고 ZnTe 장벽층의 두께가 증가할수록 PL 세기가 커지는 것을 알 수 있었는데, 이는 ZnTe 장벽층의 두께가 증가할수록 더 많은 운반자가 양자점으로 구속되기 때문이다. 또한 온도 의존 광루미네센스 측정 결과 ZnTe 장벽층의 두께가 증가할수록 열적 활성화 에너지가 커지는 것을 관찰하였고, 시분해 광루미네센스 측정을 통해 ZnTe 장벽층의 두께에 따른 운반자 동역학에 대해 연구하였다. 이와 같은 결과 CdTe/ZnTe 다층 양자점 구조에서 장벽층의 두께에 따른 광학적 특성에 대해 이해 할 수 있었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2010년도 제39회 하계학술대회 초록집
• /
• pp.198-198
• /
• 2010

전하 트랩형 비휘발성 메모리는 10년 이상의 데이터 보존 능력과 빠른 쓰기/지우기 속도가 요구 된다. 그러나 두 가지 특성은 터널 산화막의 두께에 따라 서로 trade off 관계를 갖는다. 즉, 두 가지 특성을 모두 만족 시키면서 scaling down 하기는 매우 힘들다. 이것의 해결책으로 적층된 유전막을 터널 산화막으로 사용하여 쓰기/지우기 속도와 데이터 보존 특성을 만족하는 Tunnel Barrier engineered Memory (TBM)이 있다. TBM은 가운데 장벽은 높고 기판과 전극쪽의 장벽이 낮은 crested barrier type이 있으며, 이와 반대로 가운데 장벽은 낮고 기판과 전극쪽의 장벽이 높은 VARIOT barrier type이 있다. 일반적으로 유전율과 밴드갭(band gap)의 관계는 유전율이 클수록 밴드갭이 작은 특성을 갖는다. 이러한 관계로 인해 일반적으로 crested type의 터널산화막층은 high-k/low-k/high-k의 물질로 적층되며, VARIOT type은 low-k/high-k/low-k의 물질로 적층된다. 이 형태는 밴드갭이 다른 물질을 적층했을 때 전계에 따라 터널 장벽의 변화가 민감하여 전자의 장벽 투과율이 매우 빠르게 변화하는 특징을 갖는다. 결국 전계에 민감도 향상으로 쓰기/지우기 속도가 향상되며 적층된 유전막의 물리적 두께의 증가로 인해 데이터 보존 특성 또한 향상되는 장점을 갖는다. 본 연구에서는 기존의 TBM과 다른 형태의 staggered tunnel barrier를 제안한다. staggered tunnel barrier는 heterostructure의 에너지 밴드 구조 중 하나로 밴드 line up은 두 밴드들이 같은 방향으로 shift된 형태이다. 즉, 가전자대 에너지 장벽의 minimum이 한 쪽에 생기면 전도대 에너지 장벽의 maximum은 반대쪽에 생기는 형태를 갖는다. 이러한 밴드구조를 갖는 물질을 터널 산화막층으로 하게 되면 쓰기/지우기 속도를 증가시킬 수 있으며, 데이터 보존 능력 모두 만족할 수 있어 TBM의 터널 산화막으로의 사용이 기대된다. 본 연구에서 제작한 staggered TBM소자의 터널 산화막으로는 Si3N4/HfAlO (3/3 nm)을 사용하여 I-V(current-voltage), Retention, Endurance를 측정하여 메모리 소자로서의 특성을 분석하였으며, 제 1 터널 산화막(Si3N4)의 두께를 wet etching 시간 (0, 10, 20 sec)에 따른 메모리 특성을 비교 분석하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.255-255
• /
• 2010

전하 트랩형 비휘발성 메모리는 10년 이상의 데이터 보존 능력과 빠른 쓰기/지우기 속도가 요구 된다. 그러나 두 가지 특성은 터널 산화막의 두께에 따라 서로 trade off 관계를 갖는다. 즉, 두 가지 특성을 모두 만족 시키면서 scaling down 하기는 매우 힘들다. 이것의 해결책으로 적층된 유전막을 터널 산화막으로 사용하여 쓰기/지우기 속도와 데이터 보존 특성을 만족하는 Tunnel Barrier engineered Memory (TBM)이 있다. TBM은 가운데 장벽은 높고 기판과 전극쪽의 장벽이 낮은 crested barrier type이 있으며, 이와 반대로 가운데 장벽은 낮고 기판과 전극쪽의 장벽이 높은 VARIOT barrier type이 있다. 일반적으로 유전율과 밴드갭(band gap)의 관계는 유전율이 클수록 밴드갭이 작은 특성을 갖는다. 이러한 관계로 인해 일반적으로 crested type의 터널 산화막층은 high-k/low-k/high-k의 물질로 적층되며, VARIOT type은 low-k/high-k/low-k의 물질로 적층된다. 이 형태는 밴드갭이 다른 물질을 적층했을 때 전계에 따라 터널 장벽의 변화가 민감하여 전자의 장벽 투과율이 매우 빠르게 변화하는 특징을 갖는다. 결국 전계에 민감도 향상으로 쓰기/지우기 속도가 향상되며 적층된 유전막의 물리적 두께의 증가로 인해 데이터 보존 특성 또한 향상되는 장점을 갖는다. 본 연구에서는 기존의 TBM과 다른 형태의 staggered tunnel barrier를 제안한다. staggered tunnel barrier는 heterostructure의 에너지 밴드 구조 중 하나로 밴드 line up은 두 밴드들이 같은 방향으로 shift된 형태이다. 즉, 가전자대 에너지 장벽의 minimum이 한 쪽에 생기면 전도대 에너지 장벽의 maximum은 반대쪽에 생기는 형태를 갖는다. 이러한 밴드구조를 갖는 물질을 터널 산화막층으로 하게 되면 쓰기/지우기 속도를 증가시킬 수 있으며, 데이터 보존 능력 모두 만족할 수 있어 TBM의 터널 산화막으로의 사용이 기대된다. 본 연구에서 제작한 staggered TBM소자의 터널 산화막으로는 $Si_3N_4$/HfAlO (Hf:Al=1:3)을 사용하여 I-V(current-voltage), Retention, Endurance를 측정하여 메모리 소자로서의 특성을 분석하였으며, 터널 산화막의 제 1층인 $Si_3N_4$의 두께를 1.5 nm, 3 nm일 때의 특성을 비교 분석하였다.

• EDISON SW 활용 경진대회 논문집
• /
• 제2회(2013년)
• /
• pp.217-220
• /
• 2013

기존 플래시 메모리의 물리적 한계를 극복하여 저전압, 저전력 비휘발성 메모리 소자를 얻기 위해서는 터널링 장벽 제어가 필수적이며, 저유전체와 고유전체를 적층한 VARIOT 구조는 터널링 장벽 제어에 매우 효과적이다. 우리는 비평형 그린함수 방법을 이용하여 전자 수송을 계산함으로써, VARIOT 구조가 기존의 단일 유전층 구조에 비해 비휘발성 메모리 관점에서 얼마나 향상되었는지를 분석하고, 터널링 장벽 제어에 있어 고유전체가 가져야 할 가장 유리한 조건을 찾아내었다. 또한 유효질량이 에너지 장벽(유전층)의 전계 민감도와 거의 무관함을 보임으로서 시뮬레이션 결과가 합리적임을 증명하였다.

• 대한전자공학회논문지
• /
• 제26권1호
• /
• pp.38-47
• /
• 1989

GaInAs/InP 이종접합(heterojunction)에서의 부밴드 구조(subband structure)를 self-consistent 방법으로구하였다. GaInAs내의 background impurity와 장벽높이 (barrier height 또는 밴드 불연속: band discontinuity)가 에너지 준위(energy level), 페르미 준위(Fermi level)와 점유율(population)등에 미치는 영향을 살펴보기 위하여, background impurity 농도의 경우 $1.0{\times}10^{14},\;1.0{\times}10^{15},\;1.0{\times}10^{16}\;[cm^{-3}]$, 장벽높이는 0.3, 0.53[eV]에 대하여 각각 살펴 보았다. Background impurity 농도가 증가함에 따라 에너지 값이 증가하며 페르미 준위 역시 증가한다. 아울러 첫번째와 두번째 에너지 준위의 차도 증가한다. 에너지 준위에 대한 전자의 점유율은 background impurity의 증가와 함께 큰 값을 나타내지만 두번째 에너지 준위에 대한 점유율은 거의 변하지 않는다. 장벽 높이가 커지면, 에너지 준위와 페르미 준위는 각각 증가하나 에너지 준위차는 거의 변화가 없다. 그런데, 장벽높이가 큰 경우 첫번째 에너지 준위에 대한 전자의 점유율은 ㄱ마소하는 반면 두번째 준위에 대한 점유율이 다소 증가한다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 1999년도 제17회 학술발표회 논문개요집
• /
• pp.190-190
• /
• 1999

박막 표면에 대한 경원소 분석법인 탄성 되튐 반도법을 개발하여 수소, 탄소, 질소등 분석에 이용하고 있다. 이때 입사 입자로 Cl 9.6MeV를 이용하였는데, 표적 표면에 탄소막이 흡착되는 현상을 발견하였다. cold trap 및 cold finger를 사용하여 진공도를 개선하므로서, 탄소막 흡착의 한 원인으로 알려져 잇는 chamber 주변의 진공도 변화를 시켜보았다. 하지만 전혀 탄소막이 생기지 않는 10-10torr 이하 진공을 만드는 것은 많은 비용과 장비를 필요로 하는 상당히 힘든 작업이어서, 이차적으로 탄소막이 표적 표면에 달라 붙게 하는 원인으로 추정되는 이차 전자의 발생을 고에너지 이온빔으로 조사하였다. 일반적으로 이차전자의 발생은 이온빔과 표적과의 충돌에 의한 고체 표면으로부터의 전자방출 현상으로 오래전부터 연구되어져 왔다. 여기에는 두가지 다른 구조가 존재하는 것으로 알려져 있다. 그 중 하나는 입사 입자의 전하와 표적 표면사이 작용하는 potential 에너지가 표적 표면의 일함수(재가 function) 보다 클 때에 일어나는 potential emission이다. 즉 표적 궤도에 존재하는 전자와 입사 이온빔 사이의 potential 이 표적의 전자를 들뜨게 만들고, 이 potential의 크기가표적의 표면 장벽 potential 보다 충분히 클 뜸 전자가 방출하는 현상을 말한다. 다른 또 하나의 방출구조로는 입사 이온이 표적 표면의 원자와의 충돌에 의해 직접저인 에너지 전달을 통한 전자 방출을 말하는데, 이를 kienetic emission(이하 KE)이라 한다. 본 연구에서는 Tandem Van de graaff 가속기로 고에너지 이온빔을 만들어 Au에 충돌시키므로서 kinetic emission을 통하여 Au에서 발생한는 이차전자의 방출 수율 및 에너지를 측정하였다.장구조로 전체 성장 양식을 예견할 수 있다. 일반적인 경향은 Ep가 커질수록 fractal 성장형태가 되며, Ed가 적을수록 cluster 밀도가 작아지나, 같은 Ed+Ep에 대해서는 동일한 크기의 팔 넓이(수평 수직 방향 cluster 두께)를 가진다. 따라서 실험으로부터 얻은 cluster의 팔 넓이로부터 Ed+Ep 값을 결정할 수 있고, cluster 밀도와 fractal 차원으로부터 각각 Ed와 Ep값을 분리하여 얻을 수 있다. 또한 다층 성장에 대한 거칠기(roughness) 값으로부터 Es값도 구할 수 있다. 양방향 대칭성을 갖지 않은 fcc(110) 표면과 같은 경우, 형태는 다양하지만 동일한 방법으로 추정이 가능하다. (110) 표면의 경우 nearest neighbor 원자가 한 축으로 형성되고 따라서 이 축과 이것과 수직인 축에 대한 상호작용이나 분산 장벽 모두가 비대칭적이다. 따라서 분산 장벽도 x-축, y-축 방향에 따라 분리하여 Edx, E요, Epx, Epy 등과 같이 방향에 따라 다르게 고려해야 한다. 이러한 비대칭적인 분산 장벽을 고려하여 KMC 시뮬레이션을 수행하면 수평축과 수직축의 분산 장벽의 비에 따라 cluster의 두께비가 달라지는 성장을 볼 수 있었고, 한 축 방향으로의 팔 넓이는 fcc(100) 표면의 경우 동일한 Ed+Ep값에 대응하는 팔 넓이와 거의 동일한 결과가 나타나는 것을 볼 수 있다. 따라서 이러한 비대칭적인 모양을 가지는 성장의 경우도 cluster 밀도, cluster 모양, cluster의 양 축 방향 길이 비, 양 축 방향의 평균 팔 넓이로부터 각 축 방향의 분산 장벽을 얻어낼 수 있을 것으로 보인다. 기대할 수 있는 여러 장점들을 보고하고자 한다.성이 우수한 시편일수록 grain의 크기가 큰 것으로 나타났고 결정성이 우수한 시편의 경우에서는 XR

• EDISON SW 활용 경진대회 논문집
• /
• 제6회(2017년)
• /
• pp.398-403
• /
• 2017

본 연구에서는 gate-all-around(GAA) 수직 나노선 Field-Effect Transistor(FET)의 소스/드레인 반도체/실리사이드 접합에 존재하는 Schottky 장벽이 트랜지스터의 DC특성에 미치는 영향에 대하여 조사하였다. Non-Equilibrium Green's Function와 Poisson 방정식 기반의 시뮬레이터를 사용하여, Schottky 장벽의 위치와 높이, 그리고 채널 단면적의 크기에 따른 전류-전압 특성 곡선과 에너지 밴드 다이어그램을 통해 분석을 수행하였다. 그 결과, 드레인 단의 Schottky 장벽은 드레인 전압에 의해 장벽의 높이가 낮아져 전류에 주는 영향이 작지만, 소스 단의 Schottky 장벽은 드레인 전압과 게이트 전압으로 제어가 불가능하여 외부에서 소스 단으로 들어오는 캐리어의 이동을 방해하여 큰 DC성능 저하를 일으킨다. 채널 단면적 크기에 따른 DC특성 분석 결과로는 동작상태의 전류밀도는 채널의 폭이 5 nm 일 때까지는 유지되고, 2 nm가 되면 그 크기가 매우 작아지지만, 채널 단면적은 Schottky 장벽에 영향을 끼치지 못하였다. 본 논문의 분석 결과로 향후 7 nm technology node 에 적용될 GAA 수직 나노선 FET의 소자 구조 설계에 도움이 되고자 한다.