• 한국통신학회논문지
• /
• 제30권12C호
• /
• pp.1193-1200
• /
• 2005

본 논문에서는 JPEG2000 표준에서 주파수 변환기법으로 채택된 이산 웨이블릿 변환과 선형양자화 방법을 사용하여 영상 전체가 아닌 영상의 부분 데이터만을 암호화하여 계산양을 줄이는 부분 암호화 방법을 제안하고 하드웨어로 구현하였다. 또한 계산양이 많은 암호화 알고리즘 대신 비교적 계산양이 적은 카오스 시스템을 이용함으로써 계산양을 더욱 감소시킨다. 영상 데이터의 변환 방법은 암호화할 부대역을 선택하여 영상데이터를 일정한 블록으로 만든 후 무작위로 좌/우 쉬프트 하는 방법과 두 가지 양자화 할당 방식(하향식-코드 할당방식/반향-코드 할당방식)에 따라 데이터를 교환하는 방식을 사용한다. 제안한 암호화 방법을 소프트웨어로 구현하여 약 500개의 영상을 대상으로 실험한 결과 원 영상 데이터를 부분적으로 암호화함으로써 원 영상을 인식할 수 없을 정도의 암호화효과를 얻을 수 있음을 알 수 있었다. 구현한 하드웨어 암호화 시스템은 삼성 $0.35{\mu}m$ 팬텀-셀 라이브러리를 사용하여 합성함으로써 게이트 수준 회로를 구성하였고 타이밍 시뮬레이션을 수행한 결과 100MHz 이상의 동작 주파수에서 안정적으로 동작함을 확인하였다.

• 한국전자통신학회논문지
• /
• 제14권5호
• /
• pp.907-916
• /
• 2019

본 논문은 CNOT 게이트만을 사용해 모든 다중비트플립 오류들로부터 표적큐비트를 완벽하게 보호할 수 있는 새로운 5-큐비트 다중비트플립코드를 제안하였다. 제안한 다중비트플립코드는 기존의 단일비트플립코드에서와 같이 근원오류부에 Hadamard 게이트 쌍들을 임베딩 할 경우에 쉽게 다중위상플립코드로 확장될 수 있다. 본 논문의 다중비트플립코드와 다중위상플립코드는 4 개 보조큐비트들에 의한 상태벡터 오류정보를 공유한다. 이 4-큐비트 상태벡터들은 Pauli X와 Z 정정이 수반되는 모든 다중플립오류들이 특정 근원오류를 공통으로 포함하는 특성을 반영한다. 이 특성을 이용해 본 논문은 Pauli X와 Z 근원오류의 검출과 정정을 단 3개의 CNOT 게이트로 배치 처리함으로써 다중플립 오류정정을 위한 QECC 설계에도 불구하고 저비용 실현이 가능함을 보였다. 본 논문이 제안한 5-큐비트 다중비트플립코드와 다중위상플립코드는 100% 오류정정율과 50% 오류판별율 특성을 보였다. 이 논문에 제시된 모든 QECC는 QCAD 시뮬레이터를 사용해 검증되었다.

• 대한전자공학회논문지SD
• /
• 제48권11호
• /
• pp.57-62
• /
• 2011

본 논문에서는 H.264, MPEG-2, MPEG-4, AVS, VC-1 코덱 표준의 가변 길이 복호화와 역 영자화가 가능한 MF-VLD(Multi-Format Variable Length Decoder)의 효율적인 구조에 대한 설계 방법을 제안 한다. 제안하는 MF-VLD는 MPSOC(Multiprocessor System on Chip)에 적합한 구조로 설계되었으며, 역 양자화된 데이터에 대해서 bit-plane알고리즘을 적용하여 AHB 버스의 폭을 줄였고, 내부 메모리의 사용량을 최소화 하기 위해 외부 SDRAM을 사용하였다. 또한, 코덱의 가변길이 복호화 모듈을 분리 가능한 구조로 설계하여 상황에 따라 가변길이 복호화 모듈에 대한 추가 및 제거가 용이 하도록 하였다. 설계된 MF-VLD는 0.18 ${\mu}m$ 공정에서 200 MHz의 속도로 동작하며, 사이즈는 약 657 K 게이트 이고, 사용되는 메모리는 약 27K 바이트 이다.

• 한국항행학회논문지
• /
• 제18권2호
• /
• pp.178-184
• /
• 2014

PCA에 기반을 둔 CMOS 소자 기술은 메모리 혹은 ALU 회로의 구현에 매우 효율적이다. 그러나 CMOS 소자 스케일링 기술의 한계로 인하여 이를 해결할 수 있는 새로운 기술의 필요성이 대두되었고, 양자점 셀룰러 오토마타(QCA; quantum-dot cellular automata)는 이를 해결할 수 있는 기술로 등장했다. 본 논문에서는 QCA에 기반을 둔 효율적인 PCA 구조를 설계한다. 설계하는 PCA 구조에서의 D 플립플롭과 XOR 논리게이트는 기존에 제안되었던 회로를 사용하고, 입력 제어 스위치와 규칙 제어 스위치는 QCA에 기반을 두고 새롭게 설계한다. 설계된 PCA 구조는 QCA디자이너를 이용하여 시뮬레이션을 수행하고, 그 결과를 기존의 것과 비교 및 분석하여 설계된 구조의 효율성을 확인한다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2002년도 정기총회 및 학술대회
• /
• pp.63-68
• /
• 2002

JPEG2000은 기존의 정지영상압축부호화 방식에 비해 우수한 비트율-왜곡(Rate-Distortion)특성과 향상된 주관적 화질을 제공하며 인터넷, 디지털 영상카메라, 이동단말기, 의학영상 등 다양한 분야에서 적용될 수 있는 새로운 정지영상압축 표준이다. 본 논문에서는 SoC(System on a Chip)설계를 고려한 JPEG2000 인코더의 구조를 제안하고 IP(Intellectual Property)를 설계 및 검증하였다. 구현된 JPEG2000 IP는 DWT(Discrete Wavelet Transform)블록, 스칼라양자화블록, EBCOT(Embedded Block Coding with Optimized Truncation)블록으로 구성되어 있다. IP는 모의실험을 통해 구현 구조에 대한 타당성을 검증하였고, 반도체설계자산연구센터에서 제시한 'RTL Coding Guideline'에 따라 HDL을 설계하였다. 특히, DWT블록은 구현시 많은 연산과 메모리 용량이 필요하므로 영상을 저장할 외부 메모리를 사용하였고, 빠른 곱셈과 덧셈연산을 위한 3단 파이프라인 부스곱셈기(3-state pipeline booth multiplier)와 캐리예측 덧셈기(carry lookahead adder)를 사용하였다. 설계된 JPEG2000 IP들은 삼성 0.35$\mu\textrm{m}$ 라이브러리를 이용하여 Synopsys사 Design Analyzer 틀을 통해 논리 합성하였으며, Xillinx 100만 게이트 FPGA칩에 구현하여 그 동작을 검증하였다. 또한, Hard IP 설계를 위해 Avanti사의 Apollo툴을 이용하여 Layout을 수행하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2005년도 추계종합학술대회
• /
• pp.887-890
• /
• 2005

DGMOSFET는 CMOS 스케일링의 확장 및 단채널 효과를 보다 효과적으로 제어할 수 있는 유망란 소자이다. 특히 20nm이하의 도핑되지 않은 Si 채널에서 단채널 효과를 제어하는데 가장 효과적이다. 본 논문에서는 DGMOSFET의 해석학적 전송모델을 제시할 것이다. 단채널 효과를 해석학적으로 분석하기 위해 Subthreshold Swing(SS), 그리고 문턱전압 roll-off(${\Delta}V_{th}$) 등을 이용하였다. 여기서 제시된 모델은 이온방출효과와 source-drain 장벽을 통해 캐리어들의 양자 터널링을 포함하여 해석할 것이다. 여기서 제시된 모델은 gate길이, 채널두께, 게이트 산화막 두께 등을 설계하는데 이용할 것이다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2012년도 추계학술발표대회
• /
• pp.645-648
• /
• 2012

본 논문에서는 고성능 HEVC(High Efficiency Video Coding) 복호기 설계를 위한 효율적인 SAO(Sample Adaptive Offset)의 하드웨어 구조 설계에 대해 기술한다. SAO는 양자화 등의 손실 압축에 의해 발생하는 정보의 손실을 보상하는 기술이다. 하지만 HEVC의 최대 블록 크기인 $64{\times}64$ 단위를 화소 단위 연산을 수행하기 때문에 높은 연산시간 및 연산량이 요구된다. 따라서 본 논문에서 제안하는 SAO 하드웨어 구조는 $8{\times}8$ 단위를 처리하는 연산기로 구성하여 하드웨어 면적을 최소화하였고, 내부레지스터를 이용하여 $64{\times}64$ 블록 크기를 지원한다. 또한 기존 SAO의 top-down 블록분할 구조에서 down-top 블록분할 구조로 설계하여 연산시간 및 연산량을 최소화 하였다. 제안하는 하드웨어 구조는 Verilog HDL로 설계하였으며, TSMC 칩 공정 $0.18{\mu}m$ 셀 라이브러리로 합성한 결과 동작 주파수는 250MHz, 전체 게이트 수는 45.4k 이다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2013년도 추계학술발표대회
• /
• pp.1506-1509
• /
• 2013

본 논문에서는 고성능 HEVC(High Efficiency Video Coding) 복호기 설계를 위한 효율적인 in-loop filter의 하드웨어 구조 설계에 대해 기술한다. in-loop filter는 deblocking filter와 SAO로 구성되며, 블록 단위 영상 압축 및 양자화 등에서 발생하는 정보의 손실을 보상하는 기술이다. 하지만 HEVC는 $64{\times}64$ 블록 크기까지 화소 단위 연산을 수행하기 때문에 높은 연산시간 및 연산량이 요구된다. 따라서 본 논문에서 제안하는 in-loop filter의 deblocking filter 모듈과 SAO 모듈은 최소 연산 단위인 $8{\times}8$ 블록 연산기로 구성하여 하드웨어 면적을 최소화하였다. 또한 SAO에서는 $8{\times}8$ 블록의 연산 결과를 내부레지스터에 저장하는 구조로 $64{\times}64$ 블록 크기를 지원하도록 설계하여 연산시간 및 연산량을 최소화 하였다. 제안하는 하드웨어 구조는 Verilog HDL로 설계하였으며, TSMC 칩 공정 180nm 셀 라이브러리로 합성한 결과 동작 주파수는 270MHz이고, 전체 게이트 수는 48.9k이다.

• 한국인구학
• /
• 제30권2호
• /
• pp.71-95
• /
• 2007

이 글은 조선후기 호적자료외 양자계승기록을 단서로 조선후기 양반가족의 가계계승 원리와 가족유형을 규명해 보고자 한다. 이 글의 분석자료는 1669년에서 1913년까지 의성김씨 호구단자이다. 분석 결과 조선후기의 가족형태와 조선전기나 조선중기의 가족형태 사이에 많은 차이가 발견되었는데, 그 변화의 방향은 부계계승원리의 강화이며 그 한가운데 양자제도가 자리하고 있었다. 분석자료의 전체 호구 평균가구원수는 5.66명으로 17세기 초에 비해 가족규모가 매우 커졌으며 가족구성원의 친족 범위도 매우 넓어져, 17세기 초 양반가의 가족원이 되는 근친자 종류가 6종의 자였던 데 비해 의성김씨 호구단자에 나타난 그것은 무려 70종이었다. 조선전기 양반가 분석결과와 달리 의성김씨 집안의 가족형태는 직계가족, 방계가족의 비율이 45%를 넘을 뿐 아니라 18세기, 19세기 모두 가장 큰 비중을 차지하는 가족형태는 확대가족이고 부부가족의 비중은 1/3 수준으로 약화되는 등, 가구구성의 친족범위가 더욱 확장되었다. 의성김씨 호구단자에서 입양을 통해 가계를 계승한 사례는 전체 호구 가운데 무려 33.8%에 이른다. 적장자가 호주자리를 승계할 때까지 살아 있을 확률이 낮았던 당시의 인구학적 환경 속에서 적장자가계계승 원리를 확고하게 지키는 방법으로 활용된 것이 양자제도였음을 다시 한 번 확인할 수 있었다. 조선후기 종족집단은 자신의 직계혈통에게 가계를 계승하는 것보다도 입양을 통해서라도 '적장자 자리'라는 명분을 유지하는 것이 더욱 중요했던 사회이고 이런 양반가의 소임을 다하기 위해 적임자를 찾을 때까지 호주대리인을 내세우는 등 양자제도를 보편화시켰던 것이다. 또한 제작된 믹서는 외부의 IF 발룬을 필요하지 않아 소형화가 가능하다. 본 논문에서 설계 및 제작된 94 GHz MIMIC single balanced cascode믹서는 기존의 balanced 믹서와 비교하여 높은 격리 특성을 나타내었다.L 및 FPGA를 이용하여 실시간으로 구현 검증되었다. 0.25um CMOS 표준 셀 라이브러리를 이용하여 합성하였을 때, 총 게이트 수는 37K개였으며 7.5개의 라인 메모리가 사용되었다. 추적관찰이 필요하겠다.다.참굴 D상 유생을 대상으로 먹이효과를 조사한 결과 실험구와 대조구간 유생의 성장 및 생존율에 유의한 차이를 보이지 않았다.C$에서 73.3%, $10^{\circ}C$에서 63.3% 및 $5^{\circ}C$에서 56.7%로 수온이 $30^{\circ}C$ 이내에서는 높을수록 높은 경향을 보였다. 염분에 따른 잠입 실험 결과는 실험 개시 300분 경과 후 염분 30 psu에서 93.3%로 가장 높았고, 35 psu에서 90.0%, 25 psu에서 83.3%, 20 psu에서 60.0%, 15 psu 이하에서는 거의 잠입이 이루어 지지 않았다. 따라서, 적정 살포를 위한 잠입률은 치패의 크기와 상관없이 저질종류는 모래 (75%) + 뻘 (25%), 입자크기는 1 mm 모래에서 높게 나타났다. 공기 중 노출시간은 짧을수록, 수온은 $30^{\circ}C$ 이내에서 높을수록, 염분은 20-35 psu 이내에서 높을수록 잠입률이 높은 경향을 나타내었다. 교수학습모형에 관련된 지식을 묻는 내용으로 주로 출제되었다.

• 한국인터넷방송통신학회논문지
• /
• 제15권1호
• /
• pp.245-251
• /
• 2015

이 논문에서 LED로 구동되는 LCD 표시판의 백라이트 전체 화면의 밝기를 균일하게 제어할 수 있고, 필요에 따라 전체 화면 중 각 부분의 휘도 및 색의 특성을 정밀하게 제어할 수 있는 LED 백라이트용 제어 장치 및 백라이트 용 구동 장치를 제시한다. 백라이트 제어 장치는 clock 신호에 따라 직렬 데이터를 시프트 시키면서 병렬 데이터로 변환하여 출력하는 직렬-병렬 변환 시프트 레지스터, 복수의 레지스터들, 카운터, 복수의 비교기들, 그리고 PWM 제어 신호를 출력하는 복수의 동기화 게이트들을 포함한다. 이 논문에서 백 라이트 제어 장치 및 백라이트 구동 장치는 clock 주파수를 높이지 않으면서도 높은 분해능을 갖는 PWM 제어 신호를 생성할 수 있고 양자화 잡음을 분산하여 희석시킬 수 있는 PWM 제어 회로, 백라이트 제어 장치 장치를 제시한다.